Diseñar un chip de memoria de 8 x 3 dado 2 4 x 3 chips

Si el requisito es de 8 bits por tres palabras, suena como si el tamaño de la palabra fuera de 8 bits (los datos), y hay tres ubicaciones individuales para esos datos (la dirección). (Este rango de direcciones es inusual en la práctica , pero en teoría no hay nada que lo impida).

Usando sus 2 dispositivos de 4 bits por tres palabras, debe "direccionar" las palabras (tendrá algunas entradas de dirección en algún lugar). Debe conectar las direcciones en sus dos dispositivos. Esto forma lo que se conoce como el 'bus de direcciones'.

Los dos datos individuales de 4 bits deben ir a conexiones separadas para sus 8 bits de datos. Esto forma lo que se conoce como el 'bus de datos'.

Esto significa que abordará la misma ubicación en cada dispositivo en todo momento, con la mitad de los datos desde / hacia un dispositivo y la otra mitad desde el segundo dispositivo.

Al cambiar la dirección, la palabra que puedes escribir o leer.

Saludos

PJS

El número de ubicaciones de almacenamiento en un chip de memoria es 2 elevado a la potencia del número de cables de dirección. Sus chips de 4 bits x 3 palabras, por lo tanto, contienen 2 ^ 4 = 16 ubicaciones (direcciones). Quieres un diseño de 8 bit x 3 palabras. Esto tendrá 2 ^ 8 = 256 direcciones. Debe proporcionar: 1. Un decodificador binario de 16 salidas para 4 de sus entradas de dirección. 2. Cantidad 16 de chips 4x3. Diríjalos a todos en paralelo con las 4 entradas de dirección restantes. 3. Lógica de habilitación de salida para cada chip; la salida de 3 palabras de un solo chip está habilitada por una línea desde el decodificador. En las familias TTL, una forma común de habilitar selectivamente las salidas de chip es mediante salidas de colector abierto con resistencias pull-up. (Por "8 bits x 3 palabras", ¿quiere decir salidas de 3 bits o por "palabras" quiere decir algo más amplio con más bits? No afecta la respuesta sobre el direccionamiento).