"Obtenga un multiplexor de 8 X 1 con un multiplexor de 4 líneas a 1 línea con entradas de habilitación separadas pero líneas de selección comunes. Use una construcción de diagrama de bloques".
Esta es una pregunta que encontré recientemente. ahora la duda que tengo aquí es que podemos implementarlo asumiendo que mux tiene un pin habilitado. Quiero decir, ¿hay alguna otra forma de implementarlo?
En realidad no. O necesita habilitar los pines en los MUX, o necesita un 2 a 1 MUX en la salida. Parece que la declaración del problema menciona explícitamente las líneas de habilitación, así que esa es probablemente la solución que están buscando. Si está apuntando a una arquitectura particular (por ejemplo, FPGA) entonces uno de estos puede tener más sentido. Por ejemplo, no puedes hacer trivialidades dentro de un FPGA, por lo que necesitarías utilizar un mux de 2 a 1. En un ASIC, es posible que pueda usar una tripulación, pero puede pagarla en el tiempo de desempeño. Con lógica TTL discreta, la tripulación es probablemente la implementación más simple si los muxes tienen habilitación de salida.
Lea otras preguntas en las etiquetas digital-logic logic-gates multiplexer