Recopilador común de emisor común en cascada para una máxima transferencia de potencia

Navega tus respuestas
0

Hola, estoy tratando de entender qué estoy haciendo mal, conecté CE a CC con un pequeño Rload . Lo estoy diseñando para que Zout de la segunda etapa sea igual a Rload para obtener el máximo rendimiento.

Por lo que leí en CC-amp Zout = RE || (r'e + ((R1 || R2 || RS) / Bac)) RS fue la resistencia de la fuente, calculé Dado que CC-amp está conectado a CE-amp, RC tiene lugar de RS .

Reedité el cálculo y obviamente salió mal. 

Bac = 100
Rload = 30
RS= RC = 1800
(R3 || R4 || RS) / Bac = 18 since RS << R3||R4
r'e + 18 = 30 => r'e = 12
IE = 25mV /r'e = 2.08mA
RE = 100*Rload = 3000
VE = 6.24V

Zout = RE||(r'e+ ((R3||R4||RS)/Bac)) = 29.7
Zout = Rload

Recalcular DC para el resultado final 

Vth = VE +VBE + Delta= 7.2V
Rth = Bdc(Vth - VBE / IE - RE) = 12500
R3 = Rth * (VCC / Vth ) = 15625
R4 =1/ (1/Rth - 1/R3) = 62500

Probé diferentes maneras pero nada, es el corte causado por la primera etapa. Traté de mantener Q1 en el punto medio y sin CC amplifica la señal sin distorsión, es un problema de límite o es porque la corriente es alta

gracias por la ayuda

    
pregunta ramon22

1 respuesta

1

Digamos que la base de Q2 está sesgada a un voltaje promedio de Vbias. Idealmente, C3 se cargaría a un voltaje promedio de Vbias menos Vbe_of_Q2.

Cuando la señal que va a la base de Q2 está en la fase positiva, sería más alta que Vbias, Q2 se enciende. La impedancia de salida es similar a su cálculo, siendo la combinación de la impedancia de salida de Q2 y RE2.

Pero cuando la señal entra en la fase negativa, sería más baja que Vbias. Dado el voltaje cargado en C3, la corriente fluye hacia atrás y Q2 se apaga. Ahora la impedancia de salida es simplemente RE2. RE2 no puede conducir Rload porque es 100 veces Rload. Por lo tanto, la parte inferior de la señal de onda sinusoidal se pierde en Rload.

En realidad, es peor que la descripción anterior porque C3 se cargaría a un voltaje promedio mayor que Vbias menos Vbe debido al desequilibrio. Así que en realidad no puedo explicar por qué la traza amarilla solo perdió alrededor de la mitad de la onda sinusoidal y no más.

    
respondido por el rioraxe

Lea otras preguntas en las etiquetas

VHDL: TextIO, Fin de línea, Hread ¿Hay alguna manera de probar que no ve la frecuencia de corte en la gráfica?