De acuerdo con lo que he leído en el libro El arranque se produce debido a la capacitancia b / w Gate & drenado de mosfet, los resultados del fenómeno de arranque en Glitches en la salida. He leído en algún lugar que el fenómeno del proceso de arranque se debe a la alta frecuencia del voltaje de entrada.
Aquí está la imagen del extracto en Bootstrapping del libro CMOS VLSI Design by weste and harris.
Bootstrapping no es realmente el término correcto para esto.
Todos los MOSFET tienen capacitancia entre la compuerta y el drenaje. Si bien algunos son parásitos debido a los cables, la mayoría proviene de la estructura real del propio MOSFET.
Esta capacitancia tiene dos efectos: Cuando se acciona el FET a través de la compuerta, cuando el FET se enciende y se apaga, el cambio de voltaje a través del capacitor es mucho mayor que el cambio en el voltaje de la compuerta en sí (imagina que la compuerta va de 0 a 5 V, mientras que el drenaje cambia de 48 V a 0.1 V). La corriente necesaria para hacer esto se debe conducir hacia la puerta, y esto hace que la capacitancia (como aparece en la puerta) parezca ser más grande que solo el valor nominal medido o de la hoja de datos.
El otro efecto es evidente cuando se usa un FET en una aplicación como un puente en H. Imagine lo que sucede con el FET del lado bajo cuando el FET del lado alto está activado. Cuando el lado bajo está apagado, el voltaje de su fuente de entrada es bajo. Ahora, cuando el FET del lado alto se enciende y jala el drenaje del FET del lado bajo, la capacitancia de la compuerta de drenaje también trata de jalar la compuerta del FET del lado bajo. Si el controlador para el lado bajo no es lo suficientemente fuerte como para mantener apagado el FET, el voltaje de la compuerta en el lado bajo aumentará y puede encenderse. Si esto ocurre, ambos FET estarán encendidos y la corriente de disparo no deseado fluirá, dañando potencialmente los FET y, por supuesto, desperdiciando poder.
Una solución para esto es ralentizar el encendido del FET de lado alto. En general, los controladores de funcionamiento rápido como este deben diseñarse para tener un encendido lento del FET y para los controladores previos de apagado fuerte.