errores esquemáticos en eagle con respecto a vcc y vdd

0

¿Hola alguien allí?

¿Puede alguien explicarme por qué VDD está conectado directamente a VCC? Llámame estúpido, pero esto no puede ser correcto. Espero ser estúpido y poder aprender algo de esto: +1: Entré en el esquema tan pronto como hice ERC y llegué como un error, pensé, quizás nada grave ... quizás una advertencia, pero ¿puede ser esto? válido?

saluda

    
pregunta jmnoi

1 respuesta

1

Ambos significan "V +"

Como señaló @ derstrom8, ambas son etiquetas convencionales para la fuente de alimentación positiva, solo de diferentes convenciones . Resulta que estos términos están tomados de la tecnología de transistores de la siguiente manera:

Solarbotics tiene un buen artículo de resumen, que reproduzco aquí:

Fondo

Estas notaciones se utilizan para describir voltajes en varios terminales de alimentación comunes (en estos puntos, solo existe un cable entre el punto y una fuente de alimentación) de un circuito determinado.

Aparentemente, esta terminología se originó de alguna manera en los terminales de cada tipo de transistor, y sus conexiones comunes en circuitos lógicos (es decir, Vcc se aplica a menudo a colectores BJT, emisores Vee a BJT, drenajes Vdd a FET y Vss a Fuentes FET). Esta notación luego se transfiere a los circuitos integrados: los circuitos integrados TTL se basaron originalmente en la tecnología BJT y, por lo tanto, a menudo utilizan la terminología Vcc / Vee; Los circuitos integrados CMOS se basan en la tecnología FET y, por lo tanto, a menudo utilizan la terminología Vdd / Vss.

Se usa indistintamente ahora

Las distinciones absolutas entre estos términos de suministro comunes se han difuminado desde entonces por la aplicación intercambiable de las familias lógicas TTL y CMOS. La mayoría de las hojas de datos de ICOS (74HC / AC, etc.) IC ahora usan Vcc y Gnd para designar los pines de suministro positivo y negativo.

    
respondido por el DrFriedParts

Lea otras preguntas en las etiquetas