Estoy diseñando un amplificador de ganancia variable (VGA) para un proyecto de curso. Estoy usando la tecnología Cadence CMOS 180nm. Uno de los requisitos es encontrar la corriente de apagado a través de la simulación. Busqué en google sobre el significado de la corriente de apagado y encontré que es la corriente de fuga cuando el circuito está apagado.
¿Alguno de ustedes tiene alguna idea de cómo simular la corriente de apagado?
No, la corriente de apagado no es la corriente con el suministro apagado. Eso siempre sería 0. Es la corriente que dibuja el dispositivo cuando se le dice que apague, pero con la capacidad de volver a subir cuando se le indique que lo haga. En otras palabras, esta es la corriente cuando cierra su propio suministro a la parte operativa principal, dejando suficientes circuitos encendidos para que pueda volver a encender este suministro.
Esta suele ser la corriente de espera de la parte que debe permanecer encendida. Por lo general, se usa un solo FET en serie con el suministro a la sección de operación principal, por lo que la fuga de ese FET se agrega a la corriente de espera. Sin embargo, la filtración de un solo FET no suele ser el problema. Son las múltiples vías de fuga a través del circuito digital estático que se suman a la corriente de apagado.
Lea otras preguntas en las etiquetas analog leakage-current vlsi