Error de estimación debido a la desviación de Vref en delta-sigma adc

0

Estoy tratando de estimar el error causado por la desviación en la señal de referencia para el siguiente ADC Delta-Sigma de 22 bits y el regulador de voltaje lineal de alta precisión:

enlace enlace

He seguido la guía de diseño de National Semiconductor en "conceptos básicos de selección de referencia de voltaje", pero aunque no se menciona en ninguna parte, creo que la estimación del error solo se aplica a los ADC SAR (en mi resultado, tengo un error típico de 10.1 bits ).

Por lo tanto, mi pregunta, ¿cómo estimo el error debido a la desviación en la señal de referencia de un ADC Delta-Sigma? Estoy midiendo voltaje DC (una batería).

    
pregunta auguste

1 respuesta

1

La salida del ADC es con respecto a la tensión de referencia. Si su referencia es 1% demasiado baja, entonces su salida será aproximadamente 1% demasiado alta (1 / 0.99 ~ 1.01).

    
respondido por el Mario

Lea otras preguntas en las etiquetas