Minimizando las puertas AND en ANF

Navega tus respuestas
0

Si tengo una expresión booleana formada por ANDs y XORs en forma algebraica normal, ¿hay algoritmos que puedan minimizar aún más el circuito?

Estoy buscando minimizar las puertas AND específicamente.

Estoy creando ANF a partir de una tabla de verdad, por lo que si hay una manera diferente de obtener un circuito formado por XOR y AND, comience con una tabla de verdad que tenga un número mínimo de AND que también sería útil. / p>

¡Gracias por cualquier ayuda que puedas brindar!

Editar: para ser más explícito, estoy limitado a usar xor y gates.

    
pregunta Alan Wolfe

2 respuestas

1

Hay una enorme cantidad de información sobre cómo lograr una lógica mínima con solo NAND o solo NOR, los cuales están funcionalmente completos por sí mismos. La razón de esto es que NAND y NOR se pueden hacer con un número mínimo de transistores. No sé si hay literatura sobre lógica mínima con AND y XOR. Pero podría usar una solución NAND mínima para aprovechar este cuerpo de conocimiento. Una puerta NAND para usted sería una puerta AND seguida de un inversor basado en XOR. (XOR con una entrada cableada alta es un inversor). Inicialmente, no planeaba responder a esta pregunta, ya que no es un área en la que tengo un conocimiento profundo, pero nadie más proporcionó una respuesta de alta calidad, por lo que estoy dando una oportunidad.

    
respondido por el mkeith
0

Solo la optimización será posible a través de Mapa de Karnaugh . ver enlace,

enlace

    
respondido por el Prakash Darji

Lea otras preguntas en las etiquetas

archivo hexadecimal intermitente en AT89C51 Atenuación de las luces LED con PWM, controlador bastante lejos de los LED, consideraciones de ruido