Estoy trabajando en una calculadora binaria que utiliza transistores NPN 2n3904. Noté que al usar una compuerta NO, el voltaje se divide cuando se ejecuta la salida de la compuerta NO a una resistencia de 10 K que controla el pin base de otro transistor. ¿Hay alguna manera de evitar esto?
Debido a que R4 está conectado a la base de Q2, cuando Q1 está desactivado, se forma una carga en el colector de Q1 (R1), por lo que la tensión no aumentará por encima de aproximadamente 6 V.
Esto realmente no afecta el rendimiento de la compuerta NO, su umbral es de aproximadamente 0,8 V, por lo que cualquier entrada superior a esta será un '1'.
Dado que los transistores tienen una beta (ganancia) de más de 50, no necesita usar 10k, podría usar (digamos) 100k. Esto permitiría que el voltaje '1' aumente a (aproximadamente) 9V * 100k / (100k + 4.7k) = 8.6 V
Lea otras preguntas en las etiquetas transistors resistors digital-logic