He adjuntado una imagen de la tarea. No necesito construirlo físicamente, solo dibujarlo usando flip flops, mulitplexers y puertas lógicas. No estoy seguro de por dónde empezar. Aprecio cualquier ayuda y ayuda.
He adjuntado una imagen de la tarea. No necesito construirlo físicamente, solo dibujarlo usando flip flops, mulitplexers y puertas lógicas. No estoy seguro de por dónde empezar. Aprecio cualquier ayuda y ayuda.
Así que quieres implementar un Mealy Finite State Machine utilizando el método" One-Hot ". Básicamente, esto significa que necesita un FF para cada estado. Tienes 5 estados por lo que necesitas 5 FF. Tienes 2 salidas que determinan el "estado" actual. El siguiente estado está determinado por las 2 entradas y el estado actual. Supongo que las transiciones de estado ocurren en el borde ascendente del reloj.
El formato que utiliza el autor en el Diagrama de estado para señales es AB / (CE UD ')
El FSM proporciona el "control" para que el circuito determine el siguiente estado cuando ocurra un evento de reloj.
Necesitamos implementar el FSM que se muestra arriba. Esto se hace mirando el Diagrama de estado y todas las "flechas" que ingresan a cada estado.
Así, por ejemplo, estará en el estado "INIT" si se valida la señal asincrónica "START". Hay 5 flechas más entrando al INIT, por lo que necesitamos lógica para cada uno de estos cinco, que se realiza con la suma de productos.
INIT = START + (INIT) A'B '* (CE') + R1 * A'B '* (CE') + R2 * A'B '* (CE) * UD' + L1 * A ' B '(CE') + L2 * A'B '(CE) * (UD') '
La declaración anterior dice que estará en el estado "INIT" si se cumple alguna de las 6 condiciones. Las marcas de "marca" después de una señal se refieren a la señal NO o invertida. El "*" se refiere a la lógica AND. El "+" se refiere a la lógica OR. El "=" es una asignación en la entrada del D-FF que corresponde al estado INIT.
A continuación, tenemos que usar estos estados para hacer un seguimiento de cuántos estudiantes entran a la sala con un contador arriba / abajo.
Lea otras preguntas en las etiquetas digital-logic logic-gates circuit-design state-machines synchronous