Intel e IMEC crearon diseños de MOSFET de múltiples páginas con canales tan estrechos como nuevos nanómetros. ¿Qué métodos / técnicas / máquinas se utilizan para modelar / fabricar características tan pequeñas?
(
(
Intel e IMEC crearon diseños de MOSFET de múltiples páginas con canales tan estrechos como nuevos nanómetros. ¿Qué métodos / técnicas / máquinas se utilizan para modelar / fabricar características tan pequeñas?
(
(
La forma en que se fabrican estas estructuras se menciona en el artículo. Es básicamente un "flujo de FinFET a granel convencional" con un STI agregado y un "dopaje de plano de tierra de baja complejidad". Eso me parece más un cambio en la receta que un cambio en los métodos de fabricación.
Por lo tanto, estas estructuras se hacen de la misma manera que la mayoría de los chips modernos. Ellos no pueden usar algo muy diferente, ya que eso haría que sea muy costoso para implementarlo en los procesos de fabricación de circuitos integrados. Si IMEC propondría cambios demasiado radicales, ningún fabricante lo usaría .
Lea otras preguntas en las etiquetas mosfet manufacturing-process solid-state-devices microfabrication clean-room