Compatibilidad con la interfaz C2 y JTAG

Navega tus respuestas
0

Estoy trabajando en un MCU de Silicon Labs. Pocos de sus MCU requieren JTAG mientras que pocos requieren una interfaz C2 para la programación y depuración flash. A continuación he subido una imagen para JTAG & Interfaz C2. Y ha sido el mismo adaptador utilizado tanto para la interfaz. Obviamente son compatibles. Interfaz JTAG Lo entendí claramente, pero para la interfaz C2 tengo dudas con respecto a sus conexiones de pines.

Pasépor guía del usuario del adaptador (página no 2) para una mejor comprensión, donde establece 2 pines como C2CK & C2D pin compartir. No entendí lo que quiere decir con esto y cómo se utiliza esta red resistiva para C2CK & C2D pin compartir? Debido a que no se proporciona dicho diagrama de circuito (red resistiva para la interfaz C2) en la guía del usuario. Y cuando estudié sobre la interfaz C2 de otras fuentes, solo se mencionó sobre C2D & C2CK & nada acerca de compartir pin así.

Otra cosa, TCLK (CLOCK) & TDO (salida de datos) de JATG es compartido por C2D y TMS (estado de modo) & TDI (datos en) son compartidos por C2CK. ¿Alguien puede realmente explicar lo que realmente está sucediendo aquí?

Así que mi pregunta es-

  1. ¿Cómo entenderíamos C2CK & ¿Compartir un pin C2D significa tal red resistiva?

  2. Cómo C2 & ¿La interfaz JTAG son compatibles con este diseño? (P.S. No estoy seguro de esta pregunta ya que no la entendí completamente o puedo asumir que ambas Interfaz son compatibles con este diseño)

pregunta nkg2743

1 respuesta

1

Aquí hay una nota de aplicación que cubre las técnicas de uso compartido de pines para C2 .

Básicamente, se parece a otra interfaz serial de 2 hilos como Spy-By-Wire de TI. Es probable que sea la multiplexación por división de tiempo, como lo hace SBW, donde un FSM interno sabe cuándo muestrear para desmodificar a TCK, TMS, TDI y TDO. En lugar de los cuatro cables requeridos, básicamente sincronizará TDI, TMS, y luego tomará muestras de TDO del DUT en la línea de datos. Algunas implementaciones que he visto también lanzan el reloj de depuración real en la línea de datos. Esto es lo que hace TI:

ParecequeC2noesestrictamenteJTAGenesebus,sinoquetieneunconjuntodeinstruccionesqueseadmitenallí,quesevenen esta nota de aplicación. Muy similar a JTAG, pero no 100% igual.

Parasucaso,parecequeenrealidadnotienequepreocuparseporcompartirpin.Parecequeestádestinadoaaplicacionesendispositivosdemuybajonúmerodepines,ositieneunautilizacióndepinesmuyaltayesasE/Sseusanenlaaplicaciónreal.Ensucaso,esospinesseutilizansoloparalaprogramación,porloquecreoquepuedeignorarlaspreocupacionesdecompartirpines.

Paramí,parecequesolonecesitaselpin4yelpin7desdeelencabezadohastatuMCU.Creoqueesunabuenaprácticaponeralgunasresistencias0Renserieconesasseñalesencasodequedeseeajustaresosvalores,ademásdecolocarunapequeñatapadedesacoplamientode0.1uFcercadelconector.TambiénpodríaconsiderarlaproteccióncontraESDenesaslíneas,teniendoencuentalacapacidad.

Entonces,parael#1,notienequepreocuparseporesoamenosquevayaausaresospinesdeE/Sparaotracosaademásdelaprogramación.Lasresistenciasayudana"aislar" las cargas para que el programador pueda mantener la integridad de la señal suficiente para programar su parte.

Para el # 2, es un bus multiplexado de dos hilos como describí anteriormente que es muy similar a JTAG en el interior de la pieza, simplemente se han optimizado y serializado para reducir el número de pines.

    
respondido por el Krunal Desai

Lea otras preguntas en las etiquetas

¿Cómo modificar este circuito del tanque para obtener un filtro pasivo de paso de banda de tercer orden? Vout del amplificador diferencial como Vref del comparador