¿Cómo puedo diseñar un sistema de rastreo que reciba dos números xey paralelo, bit por ciclo, iniciando LSB y emitiendo un "1" cuando x > 2y?
Sé que "2y" es como "y" con cero en el lado derecho .. Pero todavía no puedo planificar Condiciones del diagrama.
Nota: debes hacerlo con menos de 5 estados.
Primero considere el caso en el que su máquina simplemente está comparando x e y. Inicialmente tu estado será que x e y son iguales. Cuando reciba los datos LSB primero, cualquier bit recibido será más significativo que los bits recibidos hasta ahora. Por lo tanto, tiene tres estados {x = y, x > y e > x} que se transitan entre los datos que se reciben.
Usted sabe que la diferencia entre esta máquina y la máquina que desea es que una de las entradas se desplaza un bit. Entonces, ¿puede convertir esta máquina de modo que una si las entradas se retrasan un ciclo de reloj usando dos estados más?
Lea otras preguntas en las etiquetas digital-logic flipflop state-machines system