¿Puedo reemplazar una compuerta AND con dos diodos?

0

Estoy creando una CPU casera. Mi diseño actual tiene una compuerta TTL 'Y' que toma dos entradas. El CLK (que se ejecuta a 1Mhz) y otro que determina si el CLK debe propagarse hacia adelante para actualizar un registro.

Todo parece razonable, pero me gustaría quitar el chip TTL del diseño, ya que solo lo necesito para esta compuerta 'AND'. Descubrí que se pueden usar dos diodos para crear una puerta AND de la siguiente manera ...

¿Es esto seguro hacerlo con una entrada CLK de 1Mhz? ¿Proporcionará una salida tan confiable como una compuerta TTL 'AND' tradicional?

EDIT:

La CPU está formada por chips TTL de la serie 74HC. Con 5v siendo un 1 lógico y 0v siendo un 0 lógico. Con una velocidad de reloj de 1Mhz y. La entrada 'A' es la línea del reloj y la entrada 'B' es una línea de control que proviene de la lógica de decodificación de instrucciones. Habrá permanecido estable durante varios 100 minutos antes del siguiente reloj.

    
pregunta Phil Wright

2 respuestas

1

Sí, debería funcionar en su situación limitada ... donde las entradas se controlan desde la lógica de HCMOS. La salida de esta "diodo AND" de la puerta debe controlar una entrada HCMOS. Una limitación adicional no permitiría dos o más de estas puertas en serie, sin un búfer HCMOS entre ellas.
La inmunidad al ruido se ve comprometida por esta compuerta, porque una lógica baja en la salida no cae cerca de cero voltios, sino que se mantiene una caída de diodo más alta. Si usa diodos de silicio comunes (1N914), el diodo agrega aproximadamente 0.64v al cero lógico. Si su lógica HCMOS funciona con una tensión de alimentación baja como 3v, entonces la tensión del umbral lógico podría ser de alrededor de 1.5v, lo que le deja aproximadamente un voltio para la inmunidad al ruido. Un HCMOS AND gate tiene mejor inmunidad al ruido.
El consumo de corriente de esta compuerta AND es alto y depende del estado lógico, en comparación con una compuerta HCMOS AND equivalente. Para que esta compuerta funcione rápidamente, la resistencia de pull-up debe ser pequeña (1K ohm o menos). Si cualquiera de las entradas es lógica "baja", el consumo de corriente de la fuente de Vdd, a través de la puerta de conducción a tierra, es grande. Esta única puerta puede dibujar más corriente que toda su CPU. Tenga en cuenta que esta resistencia de extracción debe ir a la misma fuente de Vdd que alimenta el resto de su CPU HCMOS.
La velocidad del diodo no debería ser un problema. Los diodos Schottky serían preferibles, con los diodos de silicio de alta velocidad como una segunda opción. Incluso se podrían usar diodos de contacto de germanio.

    
respondido por el glen_geek
0

Esto realmente puede funcionar, suponiendo que la caída de voltaje sobre el diodo más el voltaje del "cero lógico" en las entradas A y B sea claramente menor que el voltaje de umbral de la salida.

También se debe seleccionar la resistencia para que la corriente máxima permitida a través de las salidas conectadas a A, B y los diodos permanezca dentro del rango.

    
respondido por el h22

Lea otras preguntas en las etiquetas