Si siguió las reglas en la hoja de datos. y su tiempo de subida de Vcc de encendido (10% a 90%) es menor que T2 = R2C2, entonces la condición inicial es $ 0.
Verifique esta suposición y aumente el R2C2 mientras cumple con los requisitos de la hoja de datos para solucionar su problema.
El condensador a tierra C2 sirve para dos propósitos; uno para el reinicio de encendido y el otro para el estado estable del control del 50% del ciclo de trabajo del oscilador RC.
- Cualquiera de las entradas = 0 a NAND fuerza el reloj de flanco ascendente = 0
- actúa como un filtro de paso bajo del reloj para garantizar un ciclo de trabajo del 50%
- este es un bucle de realimentación negativa, la ganancia de CC = 1 en relación con los umbrales de puerta interna para Nch y Pc
- ganancia > = 10x por etapa de FET CMOS por lo que se cumplen las condiciones de reloj astable
Enresumen,siignoraMR=0,lasfuncionesdeforzamientoquecontrolanlaentradadelrelojsonlaCapCapC2deentradaqueseinvierteenlaprimerapuertaCMOSysiguelatapadesuministroenVcc.AmbosaumentaránconVcc,peroC2seestableceráenVcc/2,luegodelocuallaprimeraetapadelCMOSseconvertiráenunamplificadorlinealysusalidaseinvertirádealtaabajaamedidaquelaVccaumentay,porlotanto,lasegundapuertadeinversiónCMOSobtienesuprimerflancoascendentecomocontador.entradadeclk.Luego,elsiguienteflancoderelojestádeterminadoporlaconstantedetiempoR1C1,demodoqueR2C2determinalalatencianecesariaparapermitirqueseestabiliceelencendido.
- Puedehaber"una falla" o una condición metaestable en la que se produzca una falla de algunos xx nanosegundos igual al umbral de Vgs, que el IC de la familia CD4060 anterior ignoró debido a los límites de ancho de banda, pero tal vez el 74ACT4060 responda de algunos proveedores o su suministro tenga una ondulación excesiva. durante el encendido y aprendes a entender
que ALL LOGIC tiene características ANALÓGICAS.
Esta falla de compatibilidad es cuando el diseñador aprende a seguir la práctica estándar de una condición de inicio controlada discreta separada de Encendido por Encendido para toda la lógica biestable para prevenir las condiciones de carrera del POR u otras características no deseadas.