En la hoja de datos del PIC24FJ256GB206, he leído que hay un regulador de voltaje integrado que bajará el voltaje del núcleo a 1.8V. Mi pregunta es: ¿Los niveles lógicos de los pines de salida también bajarán a 1.8V o se mantendrán hasta llegar a Vdd, en mi caso 3.3V?
Gracias
Esta es una situación muy típica, cuando un núcleo de un microprocesador funciona a un voltaje que es diferente del voltaje de las almohadillas de E / S. En los mejores microprocesadores, generalmente existen rieles de voltaje independientes que definen el VIH y la VIL (y los niveles de salida) para los pines de E / S. Algunos dispositivos (especialmente los FPGA) tienen varios bancos de E / S diferentes donde se pueden definir diferentes niveles de E / S.
En la familia PIC24FJ256GB206, los niveles de E / S están definidos por el único riel VDD, que puede ser de 2.2 V a 3.6 V (3.3 V nominal). Este riel también suministra el regulador interno de 1,8 V. Este chip no tiene un riel VDDIO separado, lo que significa que este microprocesador tiene opciones limitadas de E / S, y no puede interactuar directamente con otros chips que requieren la interfaz de 1.8 V (un estándar de señal muy frecuente en la electrónica moderna). El mínimo voltaje de E / S será un 2.2V no estándar, pero podría tolerarse para la interfaz de 1.8V.
Para obtener los niveles de E / S estándar (LVCMOS2.5 y LVCMOS3.3), necesitará usar el suministro de VDD principal de 2,5 V o 3,3 V. Y sí, la lógica del núcleo generalmente tiene un circuito de traducción de nivel interno entre el núcleo y los niveles de VDD para las celdas de E / S.
Los niveles de pines de salida generalmente están un poco por debajo de Vdd, pero son independientes de la tensión del núcleo.
Los niveles de salida mínimos se dan en la hoja de datos, Tabla 29-8:
Tenga en cuenta que estos son los mínimos, los valores típicos estarán en algún lugar entre estos y Vdd.
Lea otras preguntas en las etiquetas logic-level