Estoy intentando manejar una entrada Telit UL865 UART 1.8V con una salida ATMega32u4 UART 5.0V. Ambas puertas son CMOS. La hoja de datos de Telit dice que tiene un pullup de 5K a 12K en la entrada. Creo que necesito un divisor de voltaje para bajar el 5 a 1.8, pero no puedo saber si la resistencia de pullup está en el lado de la compuerta del CMOS o en el lado de la fuente / drenaje. Me imagino que si está en el lado de la compuerta, el divisor de voltaje será expulsado por una resistencia pull-up que es paralela a R1. ¿Dónde se colocaría la resistencia de levantamiento en un esquema discreto de una puerta CMOS?
Conducción de una entrada CMOS 1.8V con una salida CMOS 5V
0
pregunta Justin Manuel
3 respuestas
0
Si están indicando que hay un pull-up, significa que está justo en el pin de entrada, así que sí, afectaría el diseño del divisor de resistencia y querría tenerlo en cuenta. Lo ideal sería utilizar un cambiador de nivel, pero también lo he hecho con un divisor de resistencia y debería funcionar bien. Tenga cuidado con la velocidad en baudios, ya que es posible que no obtenga un ancho de banda completo con un divisor de resistencia como lo haría con un cambiador de nivel. El otro inconveniente del uso de resistencias es que será menos eficiente. Si eso no es una preocupación, entonces está bien.
Por lo tanto, elija dos resistencias que produzcan una tensión inferior a 1,8 y superior a la tensión de activación máxima para el pin de entrada, al considerar el pull-up interno. Sin embargo, cuando explica el pull-up, no puede considerarlo como paralelo con la resistencia superior externa, ya que estarían atados a rieles diferentes.
En realidad, si ignora la resistencia interna, siempre que su divisor de resistencia externa produzca un valor inferior a 1,8 V, aún no superará los 1,8 V cuando se agregue el pull-up interno. Entonces, solo debe asegurarse de que las resistencias externas tengan un valor lo suficientemente bajo como para que cuando la línea UART sea baja, el pull-up interno sea lo suficientemente bajo como para verlo como una lógica 0. Complica un poco el diseño. Definitivamente es mejor usar una lógica de cambio de nivel.
respondido por el AngeloQ
1
El pullup es desde la entrada al suministro de 1.8V.
Sería mejor usar un chip de cambio de nivel específico (el tipo con dos pines de alimentación) o un transistor en lugar de un divisor de voltaje. El nivel de entrada máximo de '0' es solo 350 mV sin tener en cuenta el margen de ruido. Si elige 200 mV como el voltaje de salida que es aceptable para la salida, necesita menos de 625 \ $ \ Omega \ $ para la resistencia más baja, por lo que un poco de corriente del AVR, pero probablemente esté bien (1.1K + 620 tal vez, pero verifique qué tan cerca de 5.0 V está la salida del AVR cuando aprovisionamiento (3 mA).
respondido por el
Spehro Pefhany
0
El resistor pull-up estaría en el lado de la puerta de la puerta CMOS. Siempre que se use un interruptor de un solo tiro (o cualquier otro tipo de salida de compuerta que no sea capaz de obtener tanto corriente de suministro como de sumidero) para controlar una entrada CMOS, se puede usar una resistencia conectada a Vdd o tierra para proporcionar un nivel lógico estable para el Estado en el que está flotando la salida del dispositivo de conducción.
Aquí hay una imagen que muestra lo que estoy explicando aquí:
respondido por el
12Lappie
Lea otras preguntas en las etiquetas uart level-shifting cmos
Controlando un LDO con detector de voltaje
La forma más rápida de transferir datos desde la sección VHDL al procesador Microblaze