El capítulo SPI.3.1 dice:
"El USCI se restablece mediante una PUC o mediante el bit UCSWRST. Después de una PUC, el bit UCSWRST se establece automáticamente, manteniendo la USCI en una condición de reinicio. Cuando se establece, el bit UCSWRST reinicia el UCxRXIE, UCxTXIE, UCxRXIFG, UCOE y UCFE y establece el indicador UCxTXIFG. Despejando UCSWRST libera la USCI para la operación. "
No dice nada sobre lo que sucede con el generador de reloj de bits. Esto tiene cierto impacto con velocidades de transmisión bajas (valores de prescaler altos).
¿El tiempo SPI es determinista debido a que RxIFG detiene la entrada del generador de reloj de bits o solo detiene la salida del generador de reloj de bits?
Si no es determinista, ¿alguna sugerencia sobre cómo se puede lograr esto?