Parece que estás describiendo un circuito que, cuando la lógica es alta, produce una lógica alta que cambia de nuevo a la lógica poco después.
Si esto es cierto ...
Eso sería un borde positivo activado monoestable. Puedes implementar uno simple como este:
simular este circuito : esquema creado usando CircuitLab
(No ha dicho si está utilizando TTL (5 V) o LVTTL (3.3 V) o algo más, así que usaré TTL en las explicaciones de aquí y usaré salidas perfectas de 5 V / 0 V). / p>
Comencemos con (Vin = 0 V) y C1 descargado. Cuando Vin va a la lógica alta (5 V), C1 no tiene carga en sus placas, por lo que Vout llega instantáneamente a 5 V. C1 comienza a cargarse a través de R1, lo que produce un voltaje exponencial en sus placas. En consecuencia, Vout decae exponencialmente de 5 V a 0 V, cruzando desde buena lógica alto min. (2 V) a buena lógica baja máx. (0.8 V) en el camino. El tiempo mínimo que su pulso alto lógico existe en Vout se puede derivar de la ecuación de carga de un condensador: el tiempo para cargar de 0 V a 3 V, lo que hace que Vout caiga de 5 V a 2 V. Puede elegir C1 y los valores de R1 a partir de eso.
Cuando Vin baja la lógica, C1 se cargará a 5 V, por lo que Vout se tomará instantáneamente a -5 V, luego comenzará a descargarse de 0 V a R1. Para evitar que este pulso negativo dañe la siguiente puerta lógica, el D1 sujeta a Vout a una velocidad inferior a aproximadamente -0.2 V al descargar C1 rápidamente.
Recuerde que el valor de R1 debe elegirse para limitar la corriente a C1 a un valor adecuadamente pequeño que la compuerta lógica de activación pueda proporcionar. Yo sugeriría mantenerlo a 500 uA o menos. No haga que la corriente sea tan pequeña que la corriente de fuga de entrada de la siguiente puerta (+/- 10 uA para 1xHCT) comience a tener un efecto significativo. Manténgalo por encima de 100 uA y debería estar bien.
Por cierto, he mostrado C1 como 47 nF solo como valor de guía, para evitar que las personas piensen en 10 uF o algo así. Ponga el valor que calcule.
Este circuito está bien para pulsos rápidos, tal vez menos de 10 o menos.
Si el pulso debe ser mucho más largo, la pendiente de carga C1 se vuelve tan larga que la compuerta lógica de Vout pasa a ser larga en la zona lógica indeterminada, aquí entre 0,8 V y 2 V, para una salida confiable sin ruido. En ese caso, es mejor utilizar un IC monoestable dedicado o una puerta con una entrada de disparo Schmitt en Vout en un circuito como este:
simular este circuito
El principio del circuito RC es el mismo que para el primer circuito pero está invertido. En reposo, C1 se descarga con ambas placas a 5 V. Cuando el inversor de entrada se mueve alto, su salida baja y Vc instantáneamente baja, cambiando el inversor de salida a alto. C1 se carga hacia 5 V (Vdd) y cuando cruza el umbral positivo para el inversor Schmitt de salida, ese inversor baja y termina el breve impulso de salida. D1 hace el mismo trabajo, ajustando el voltaje C1 a 5.2 V o menos cuando el inversor de entrada conduce 5 V al capacitor.
Puede ver el inversor Schmitt hex de 74HCT14 o lo que sea que se adapte a su familia lógica. Los umbrales de entrada de 74HCT14 son alrededor de 1.1 V para positivo y 0.9 V para negativo. Por lo tanto, su pulso de salida mínimo sería aproximadamente el tiempo para que C1 se cargue desde 0 V a 1.1 V.
Si el pulso debe ser de decenas de ms, la inexactitud de este circuito puede convertirse en un factor demasiado importante, dependiendo de su aplicación. Es hora de mirar un circuito más exacto, como un IC monoestable dedicado o una solución digital con un contador. Solo depende de lo que mejor se adapte a su aplicación, confiabilidad y presupuesto de costo / tiempo de diseño.
