Últimamente me ha intrigado la observación de que si se colocan suficientes inversores en serie, los tiempos de subida y bajada de las ondas de salida se vuelven invariantes con respecto a los retrasos del inversor de entrada. La cadena obtiene una ola característica con sus propios tiempos de subida y caída.
¿Hay alguien que podría (preferiblemente simplemente) explicarme esto? Porque parece bastante poco intuitivo
Gracias de antemano, Joshua
Aquí está el comportamiento de entrada / salida de un 74HCU04 , que se hace deliberadamente sin almacenamiento en búfer (para aplicaciones lineales como los osciladores de cristal):
Inclusoconlasalidanoamortiguada,puedeverquelapendientedelatensióndesalidaesmuchomáspronunciadaquelapendientedelatensióndeentrada.Elcircuitodigitalmásnormalesel
En DC, estas curvas de transferencia se multiplican por etapas en serie. Por lo tanto, la curva se vuelve aún más nítida para múltiples etapas (de hecho, el 74HC04 es bastante similar al 74HCU04 con etapas adicionales dentro para el búfer).
Para CA, la conmutación estará dominada por las características de cada inversor y la carga de la salida, no por el aumento de la señal de entrada o los tiempos de caída. A medida que la salida de cada etapa pase rápidamente a través del umbral de la siguiente etapa, el inversor comenzará a conmutar.
Los inversores TTL y CMOS se comportan como antes. Los inversores ECL tienen una ganancia relativamente baja, por lo que los tiempos de aumento y caída de la entrada podrían afectar más etapas.
La razón por la que la lógica con búfer tiene ganancia es precisamente para que las señales de salida tengan una dependencia mínima de las señales de entrada, aparte de su estado lógico, por supuesto.
Esta es una característica muy deseable, ya que facilita el diseño de sistemas más grandes a partir de módulos más pequeños; hay menos detalles para realizar un seguimiento de las interfaces.
Inyecte un sinusoide grande en un limitador. Los tiempos de aumento y caída de la forma de onda de salida se establecerán con el ancho de banda del limitador.
¿Por qué? las etapas de ganancia anteriores proporcionan grandes aristas lineales a las etapas posteriores; estos grandes bordes lineales se mueven rápidamente a través de la región de respuesta lineal, y los tiempos de aumento y caída de la salida se vuelven limitados, esta velocidad de ajuste se establece por la corriente operativa y las capacidades de unión de esa etapa.
Lea otras preguntas en las etiquetas not-gate