Tengo que compilar una tabla lógica de 9 valores para un circuito. Me gustaría saber qué sucede con la salida de un inversor y de una puerta de transistor de paso si se maneja en alta impedancia.
Específicamente en este circuito: a1 = Z a2 = 1 (o ALTO)
¿Por qué y = DÉBIL?
Sin saber qué software es:
Supongamos que las puertas son todas ideales. Cuando a1 = Z, las tres puertas conectadas están flotando. Sin embargo, suponiendo un inversor perfecto conectado a a1, entonces uno de los FET en la puerta de paso siempre será conductor. Como tal, independientemente de a qué voltaje a1 flote, habrá una ruta para la corriente desde Vdd, a través de R, a través de la puerta de paso, a Y. Si R tiene una resistencia alta, se considerará un "pullup débil". / p>
En la práctica, no hagas esto. Nunca deje entradas flotantes, especialmente FET.
Lea otras preguntas en las etiquetas digital-logic vhdl logic-gates inverter high-impedance