¿Cuáles serán los tiempos de subida y bajada del DAC, según la velocidad de Slew y el tiempo de establecimiento?

Navega tus respuestas
0

Planeo usar LTC2641-12 DAC en algunas aplicaciones y simulo la parte analógica con LtSpice. Para el DAC, usé una fuente de voltaje pulsado con estos parámetros:

PULSO (0 50m 10u 1n 1n 16u 32u)

Obviamente, los tiempos de subida / caída no pueden ser 1nS sino solo para ver la respuesta. En la onda de salida puedo ver algunos picos debido a una subida / caída muy alta dada.

Ahoralapreguntaescuálseráelaumento/caídarealdeDAC(enelpeordeloscasos)segúnlasespecificaciones:

Velocidaddegiro:15V/uSTiempodeestablecimiento:1uSDACGlitchImpulse:0.5nV/S<¿quéesesto?Alimentacióndigital:0,2nV/S<¿yesto?

MiDACgeneraráhasta4.096,porloquesegúnSR,"saltará" de 0 a 4.096V en 15 / 4.096 = 3.66 uS

Este es el tiempo de subida / caída? ¿Cuál será el peor de los casos?

Gracias por las aclaraciones.

    
pregunta orfruit

1 respuesta

1

En realidad, "saltará" en 4.096 / 15 o 273 nSec. Luego agregue el tiempo de ajuste de 1 uSec para 1.27 uSec.

"Glitch Impulse" es causado por variaciones en los tiempos de conmutación de la red R-2R para las resistencias. El peor de los casos es el cambio de 7FFF a 8000 ("transición mayor"). Como todas las resistencias se cambian y no cambian exactamente de una vez, la salida tiene un pequeño "bump" o "glitch". Se especifica como el valor absoluto del área bajo la curva de voltaje (en comparación con el valor final) durante el tiempo de la falla, por lo tanto, las unidades son voltios-segundos.

"Alimentación digital" es la falla que se produce en la salida cuando los bits de valor de entrada no cambian, pero una de las otras entradas digitales (reloj, latch, etc.) se modifica. También se especifica como voltios-segundos.

    
respondido por el John Birckhead

Lea otras preguntas en las etiquetas

Recorte de un amplificador de retroalimentación negativa ¿Cómo sincronizo mi frecuencia de reloj FPGA con la velocidad en baudios de la transmisión RS-232?