¿Por qué TQFP y TFQN tienen consejos diferentes con respecto a tierra analógica?

6

Esta pregunta hace referencia a Cómo dividir planos de GND analógicos y digitales para un dispositivo TQFN .

Para PSoC3 , el consejo sobre cómo separar el terreno analógico y digital es diferente según el paquete.

Para el TQFP, se sugiere que los suelos analógicos y digitales tengan planos de tierra separados.

PeroparaelpaqueteTQFN,serecomiendaquetodaslasconexionesatierraesténconectadasalmismoplanodetierra(laalmohadillatérmica).

¿Por qué estas dos recomendaciones son diferentes? (especialmente porque Henry Ott lo recomienda ).

¿Realmente importa?

    
pregunta Rocketmagnet

2 respuestas

3

En general, las hojas de datos brindan excelentes consejos que usted ignora bajo su propio riesgo. (Por desgracia, como el consejo de Cassandra , el consejo en las hojas de datos a menudo es correcto pero no se entiende bien hasta que es demasiado tarde). / p>

Sin embargo, incluso los escritores de hojas de datos a veces cometen errores.

El boletín de aplicación Burr-Brown "Las prácticas de conexión a tierra de convertidores analógico a digital afectan el rendimiento del sistema" informa uno el experimento donde se colocó un PCB en ambos sentidos, y muestra que "un solo plano de tierra" funciona mejor, incluso cuando contradice los consejos de "tierras divididas" que se dan en una hoja de datos.

La división de los planos de tierra a menudo parece mejorar. Hacer un solo plano de tierra y arreglar la fuente real del problema es aún mejor. El artículo de Henry Ott que usted vinculó y otros artículos de "unsplit ground" en el MassMind explican por qué.

    
respondido por el davidcary
1

Lo ideal es tener un plano de tierra y dividir los componentes analógicos y digitales a cada lado del punto meridiano. Henry mostró esto en tu enlace.

Por supuesto, esto es un problema de diseño interno. Tal vez así es como se hace DENTRO del TQFP y luego se extiende fuera del chip. Puede haber un diseño diferente dentro de los dos chips con un gran plano térmico del TQFN dentro y debajo del chip, (como lo sugirieron otros), por lo que esperamos que hayan aislado las corrientes dentro del diseño para reducir las rutas comunes y el terreno grueso El plano minimiza la caída de voltaje en el chip.

Notas aparte Las prácticas de diseño estándar para reducir el ruido conducido del suministro incluyen el uso de Inductores diferenciales y de modo común de las conexiones de alimentación de entrada y tapas de bajo ESR con tapas de RF en paralelo.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas