Explicación del filtro DW PWM

  

A partir de los esquemas dados en la figura 1 y los resultados en la figura 2, está claro que PT0 es la señal PWM que se recuperará. ¿Qué es PT1?

Es una señal de control de retención de muestra separada. Debe tener el mismo período que PT0, pero debe tener un ciclo de trabajo fijo (50%) y su flanco ascendente debe coincidir con el flanco descendente de PT0.

  

También, ¿por qué el autor dice que esta liquidación DAC tomará 0.1sec,

En realidad, dice 0.01 seg, que es el período PWM que está usando como ejemplo (100 Hz de un contador de 16 bits). Si su PWM está a 10 kHz, necesita ajustar R1 y / o C1 para que T2 sea igual a 100 µs, y también obtendrá una liquidación de un ciclo.

  

El chip utilizado para la conmutación analógica es CD4053. Estas entradas de selección de chip S1, S2, S3 están activas en nivel alto, pero el esquema de la figura 1 muestra que estas entradas están activas en nivel bajo. ¿Podemos simplemente intercambiar las entradas de señal y lograr el mismo resultado?

Sí.

Creo que la forma más fácil de lograr esto usando una foto simple es usar 1 temporizador como referencia y generar un ciclo de trabajo del 50% pwm a partir de él. esto no es difícil, si no está dispuesto a usar un módulo pwm para esto, incluso puede dividir el reloj y enviarlo. A continuación generas tu señal pwm. esto siempre se iniciará al mismo tiempo que la otra señal con un flanco ascendente. simplemente reste su ciclo de trabajo del 100% e invierta el resultado. Ahora tienes exactamente la misma señal. controlar el ciclo de trabajo también es fácil.