¡Esto parece una pregunta de compras!
Dicho esto, para 3G-SDI probablemente no me molestaría en simularlo, para el momento en el que el modelo del conector sea el correcto (y cómo estarías seguro), también puedes hacer un prototipo de los bits relevantes y medirlos (12G es un juego de pelota completamente diferente).
No olvide que SDI se extiende más o menos a DC en los patológicos, por lo que su ejecución de simulación tomará algún tiempo, pero no veo razón para pensar que MWO no pudo hacerlo.
Mantenga el diseño compacto, la longitud de rastreo que no tiene no le causa problemas.
La mayoría de las partes del ecualizador de líneas tienen diseños sugeridos en las hojas de datos, y la documentación de la placa de evaluación generalmente le dará una pila de capas viable.
Oh sí, tenga cuidado con ese condensador de acoplamiento de 4.7uF y su geometría de la almohadilla, a menudo desea golpear un recorte en el plano de tierra L2 para reducir la tapa parásita.
Necesitará acceso a algo que mide el ojo de la capa física y el jitter de sincronización y alineación, ninguno de los cuales es exactamente barato.