¿Cómo puedo generar la Salida 2 para dar un impulso de retardo fijo en un borde ascendente y descendente de la Entrada? [cerrado]

0

¿Cómo puedo generar la Salida 2 para dar un impulso de retardo fijo (aproximadamente medio segundo o menos) en un flanco ascendente Y descendente de la entrada?

                     ________________________
Input    ___________|                        |___________________
                     ________________________
Output 1 ___________|                        |___________________
                     __                       __
Output 2 ___________|  |_____________________|  |________________'

Especificación: Entrada / salida: 2.5 - 3.3 V CC en < 40 mA.

Necesito una placa o PCB o algo que haga posible la Salida 2. esta placa puede ser alimentada por cualquier cosa, desde un tomacorriente de pared hasta una fuente de alimentación micro usb. No importa mucho.

    
pregunta Acrolance

1 respuesta

1

Interpretación de la pregunta de OP.

                     ________________________
Input    ___________|                        |___________________
                     ________________________
Output 1 ___________|                        |___________________
                     __                       __
Output 2 ___________|  |_____________________|  |________________

Figura 1. Diagrama de temporización del sistema.

Especificación:

  • Entrada / salida: 2.5 - 3.3 V CC en < 40 mA.

simular este circuito : esquema creado usando CircuitLab

Figura 1. Una posible solución.

Cómo funciona:

  • NAND1 a 4 son compuertas NAND de activación de Schmitt de CMOS. Cuando ambas entradas son altas, la salida baja. Tres de ellos están conectados con las entradas unidas para que funcionen como inversores.
  • En el encendido, las entradas de NAND3 son elevadas por R1 y R2. Cuando ambas entradas son altas, la salida, OUT2, baja.
  • NAND4 es una versión invertida doble de la señal de entrada. Esto satisface el requisito de OUT1.
  • NAND1 y NAND2 proporcionan una versión invertida y una versión doble invertida de la señal de entrada. Usaremos uno para detectar bordes ascendentes en la entrada y el otro para caer.
  • Cuando la salida de NAND1 pasa a nivel bajo (la entrada va a nivel alto), la salida en curso negativa hace que el lado derecho de C1 pase a 0 V por acoplamiento capacitivo. Esto desactiva una de las entradas de NAND3, por lo que su salida es alta.
  • Después de una demora establecida por C1 x R1 (alrededor de 0.5 s), R1 carga C1 de nuevo a 3.3 V y OUT2 vuelve a bajar. D1 protege a NAND4 de la sobretensión.
  • El circuito alrededor de NAND2 funciona de la misma manera.

Precauciones:

  1. Sus requisitos para entradas tan bajas como 2.5 V pueden estar en el borde del CD4093 funcionando correctamente. Además, el voltaje de funcionamiento mínimo de la TI CD4093B es de 3 V, que está muy cerca de su 3.3 V suministro. Cuando se ejecuta en un suministro de 4 V, cualquier cosa por encima de 2,2 V se lee como alta y por debajo de 0,9 V es baja. Esto significa que debería funcionar para su aplicación. Pruébalo y verás.
  2. El chip solo puede generar o hundir aproximadamente 0,5 mA a ese voltaje de operación. Necesitarás amortiguar la salida. No ha proporcionado la información sobre la señal de origen o la carga, por lo que no es posible ofrecer consejos sobre esto.
respondido por el Transistor

Lea otras preguntas en las etiquetas