He comprado recientemente SST25VF080B SPI Flash
SST25VF080B SPI Flash Datasheet
He descargado el controlador de software (escrito en C?)
Controlador de software SST25VF080B
Ya que quiero usarlo con un Parallax Propeller MCU, convertiré / portaré el controlador al lenguaje SPIN.
Lo que quiero preguntar es; ¿Cómo conecto los pines HOLD y WP para que esas funciones NO estén disponibles?
Estas son las notas de la hoja de datos:
4.1 Operación en espera El pin HOLD # se utiliza para pausar una secuencia en serie en curso con la memoria flash SPI sin reiniciar el reloj secuencia. Para activar el modo HOLD #, CE # debe estar en estado bajo activo. El modo HOLD # comienza cuando el estado bajo activo de SCK coincide con el flanco descendente de la señal HOLD #. El modo HOLD termina cuando HOLD # El flanco ascendente de la señal coincide con el estado bajo activo de SCK. Si el el flanco descendente de la señal HOLD # no coincide con el SCK activo estado bajo, entonces el dispositivo entra en modo de espera cuando llega el siguiente SCK El estado bajo activo. Del mismo modo, si el borde ascendente de la HOLD # la señal no coincide con el estado bajo activo de SCK, entonces el el dispositivo sale en modo de espera cuando el siguiente SCK alcanza el nivel bajo activo estado. Consulte la Figura 4-2 para ver la forma de onda de la condición de retención. Una vez que el dispositivo entra en modo de espera, SO estará en estado de alta impedancia mientras SI y SCK Puede ser VIL o VIH. Si CE # se activa alto activo durante una retención Condición, restablece la lógica interna del dispositivo. Mientras La señal de HOLD # es baja, la memoria permanece en la condición de espera. A reanudar la comunicación con el dispositivo, se debe activar HOLD # Alto, y CE # debe ser activo bajo activo. Consulte la Figura 5-3 para ver la retención tiempo.
4.2 Protección contra escritura SST25VF080B proporciona software de protección contra escritura. El pin de protección de escritura (WP #) habilita o deshabilita la función de bloqueo del registro de estado. Los bits de protección de bloque (BP3, BP2, BP1, BP0, y BPL) en el registro de estado proporcionan protección contra escritura en la memoria matriz y el registro de estado. Vea la Tabla 4-3 para la Protección de Bloque descripción. 4.2.1 WRITE PROTECT PIN (WP #) El pin Write Protect (WP #) habilita la función de bloqueo del bit BPL (bit 7) en el registro de estado. Cuando WP # es bajo, la ejecución del registro de estado de escritura (WRSR) la instrucción está determinada por el valor del bit BPL (consulte la Tabla 4-1). Cuando WP # es alto, la función de bloqueo del bit BPL se desactiva.
¿Entonces el WP Pin que tomo tiene que estar atado alto? Entonces, conectaría una resistencia de 10K desde el suministro de + 3.3V hasta el Pin WP Pero, ¿cómo aseguro el PIN de retención?
Gracias por leer.