¿El integrador ideal op-amp DC offset en la salida?

0

Tengo una pregunta con este ideal circuito integrador de amplificador operacional

dondeR=1kyC=1uF.Luegopuseunaondacuadradade50mVa100Hzenlaentradayobtuvelasiguienterespuesta,queesloqueesperabaycalculédeantemano.

(Soy consciente de que esto no es un integrador práctico real y este La pregunta se ha tenido en cuenta antes de hacer esta publicación.)

Lo que pasa es que puedes ver una especie de "compensación de DC" que me están preguntando por qué está ahí . Mi explicación sería que cuando tengo un pulso de entrada, el amplificador operacional tendría que drenar (o suministrar) la corriente a través del condensador y la resistencia para alcanzar el voltaje a través de la resistencia y mantener la tierra virtual. Esta corriente es constante, por lo tanto, la carga en el capacitor crece linealmente y también lo hace el voltaje. Suponiendo que el capacitor se descarga inicialmente, el primer pulso lo carga a un valor A y el pulso contrario lo descarga a cero. A y luego cero, A y luego cero y así sucesivamente de forma simétrica triangular, por lo que el voltaje promedio es A / 2. Por supuesto, la tensión de salida es la tensión del condensador debido a la tierra virtual.

En cada ciclo, el voltaje comienza / termina en cero, ya que la integral de cada ciclo completo de esta señal es cero, eso también tiene sentido.

No sé por qué este "DC offset" no estaría allí, ya que tiene sentido, pero aún así mi respuesta no es válida. ¿Hay alguna respuesta transitoria que no estoy viendo? ¿La señal de inicio en t = -infinio cambiaría algo?

    
pregunta Lucas Higa

3 respuestas

1

La condición inicial al inicio de la simulación es calculada por el simulador insertando conductancias (con valor gmin) en el suelo. Es gracias a esto que "sabe" que la salida del amplificador comenzará a 0 voltios en t = 0.

Para cambiar la condición inicial, puede insertar una resistencia de carga al voltaje deseado, o puede (en la mayoría de los simuladores) anular la condición inicial con una declaración .IC.

Si está satisfecho con 0 voltios como condición inicial y el valor promedio (DC), entonces necesita cambiar la fase de la onda cuadrada para que el primer borde aparezca después de 1/4 de el período.

    
respondido por el HKOB
0

La primera mitad de la onda cuadrada es + ve, por lo que la primera rampa es negativa.

Pero después de 1 ciclo de onda cuadrada alterna, la salida del Integrador vuelve a 0.

Por lo tanto, el resultado depende de la fase de inicio de la entrada.

Si el inicio era el punto medio del nivel alto, entonces tendría una rampa negativa, luego positiva a 0 en 1/2 ciclo y continuaría + ve y luego volvería a cero después de 1 ciclo. Este cambio de fase representa una compensación de 0 DC porque los integradores también se retrasan 90 grados.

-_-

    
respondido por el Tony EE rocketscientist
0

Bueno, la respuesta fue parásita resistencia shunt. Eso no debería permitir que el condensador tenga un valor promedio constante, ya que eventualmente se desvanecerá como una respuesta RC.

También pensé que era un circuito ideal, pero aparentemente no lo era.

    
respondido por el Lucas Higa

Lea otras preguntas en las etiquetas