¿Cuál es el tamaño físico de una puerta lógica?

Navega tus respuestas
6

Siempre escucho sobre las mejoras en el tamaño del proceso en las noticias, pero nunca pude averiguar cómo se traduce en las dimensiones de una puerta lógica. Encontré un capítulo del CMOS VLSI Design , que contiene figuras que parecen cosas que creo al jugar KOHCTPYKTOP . Hay una figura de una puerta NAND de 3 entradas, pero ninguna para una NAND simple de 2 entradas. Así que utilicé Inkscape para dibujar el mío, basado en Mead & Las reglas de diseño de Conway mencionadas en el capítulo:

(No tengo idea sobre el espaciado alrededor del pozo, lo hice solo 1 lambda)

Entonces, si simplemente conectara el tamaño del proceso actual, que supuestamente es de 14 nm en 2014, ¿puedo decir que el tamaño de una compuerta NAND es de aproximadamente 448 × 518 nm²? ¿O es posible diseñarlo aún más pequeño?

    
pregunta syockit

1 respuesta

4

Puedes usar eso como una aproximación en bruto. Si desea mejorar (o incluso tener una idea de cuánto está equivocado), es mejor que encuentre a alguien que tenga acceso a una biblioteca o las propias reglas de diseño y pueda hablar de ello (la NDA está en todas partes a ese nivel).

Las reglas de diseño para un tamaño de entidad más bajo no son una simple reducción lineal hacia abajo de la anterior. Y se agregan nuevas restricciones que pueden hacer que el simple ajuste de ancho y espaciado no sea suficiente. Aguamiel & Conway es una fuente demasiado antigua para tener una idea de las reglas que se aplican a un proceso de vanguardia. Por ejemplo, me preocupaba el movimiento en poly, seguir estrictamente la dirección de enrutamiento una vez fue para la comodidad del enrutador y, por lo tanto, se ignoró en el enrutamiento de celda estándar; hoy en día, los procesos requieren más o menos eso también, al menos para algunas capas (y las de bajo nivel, como las difusiones y las poli, son las primeras en obtener las restricciones).

Dos comentarios sobre su diseño:

  • No me preocuparía el espaciado superior en el pozo, las celdas estándar a menudo se ven reflejadas "verticalmente" (por lo tanto, el pozo de dos filas adyacentes están en contacto, compartiendo a veces el riel eléctrico).

  • Me preocuparía sobre cómo enviar alguna señal al poli. Usted querrá colocar los espacios en ellos y, por lo tanto, el espacio mínimo para poli puede no ser suficiente.

respondido por el AProgrammer

Lea otras preguntas en las etiquetas

¿Son aceptables los bucles en los planos de tierra? tierra de la antena del módulo de 433 MHz