La generación ATPG es un tema muy complejo. Tuvimos un ingeniero dedicado a Design-For-Test * que se encargaba a tiempo completo de las pruebas (y Tetramax). Wat, que conozco acerca de las pruebas, se debe principalmente a vislumbres sobre su hombro.
Lo que vi fue que los patrones ATPG a menudo no se hacen externamente, sino que se utilizan internamente la lógica PRBS. Puede omitir la PRBS y ejecutar sus propios vectores para un análisis detallado de las fallas.
Es posible que los patrones que tiene se utilicen para controlar la lógica de prueba, incluidos los bloques PRBS.
También en el modo de prueba, los registros se convierten en cadenas de exploración donde el orden se basa en la proximidad de otros registros. Sin el conocimiento de cada compuerta lógica en el diseño, es poco probable que comprenda lo que hacen los archivos de patrones de prueba.
Por último: generar el patrón de prueba real es el menor problema. La mayor parte del trabajo consiste en encontrar la mejor cobertura de prueba con el patrón más corto. Debe realizar un análisis completo del circuito con los vectores de prueba, para lo cual necesita conocer todas las puertas del diseño. Para hacer un generador de patrones de prueba genérico es más probable que necesites C o C ++, acceso a la biblioteca de diseño y unos pocos cientos de años.
Si hay un ingeniero de DFT, es posible que pueda responder a su pregunta sobre "estándares" para los formatos de vectores de prueba.
* Nunca llame a un ingeniero de Diseño para pruebas como "ingeniero de pruebas". Por alguna razón, les resulta muy insultante.