Honestamente, si realmente quieres un formato de lista de red que en la práctica funcione con casi cualquier herramienta, tienes dos opciones serias:
Sí, estos son lenguajes de descripción de hardware en toda regla, y usarlos como un formato de lista de redes podría considerarse excesivo. Sin embargo, es muy fácil, y si una herramienta escupe VHDL estructural o Verilog simple, puede estar bastante seguro de que podrá volver a colocar el diseño en casi cualquier otra herramienta EDA.
Como beneficio adicional, la mayoría de los otros formatos de lista de red (por ejemplo, EDIF) deben tener un conjunto de primitivas definidas externamente, ya sea algo específico del proveedor o algo así como LPM. Con VHDL y Verilog, las hojas de nivel más bajo (primitivas) pueden ser lo que quieras (por ejemplo, código RTL sintetizable, modelos de simulación, cajas negras, etc.).
Sin embargo, si absolutamente debe tener un formato de netlist real, respaldo la sugerencia de usar el formato gnetlist, que luego se puede convertir a muchos otros formatos.