Consejo de diseño: interfaz de radar

0

Estoy buscando consejos de diseño con una interfaz Radar única:

  • Se debe muestrear una señal de video RF (envolvente de señal de radar) a 40 MHz
  • X puntos de datos en sucesión
  • activado a 820 Hz
  • transferencia de datos después de cada secuencia de adquisición a una PC a través de USB

restricciones de diseño:

  • diseño único
  • diseño de RF PCB mínimo

Mi punto de partida sería:

  • un ADC de 40 MHz - > requiere 40 MHz de reloj y amp; interfaz de datos paralela para evitar circuitos de alta frecuencia
  • SRAM para almacenar al menos una secuencia de adquisición de puntos de datos X
  • microcontrolador con interfaz USB

Questions/Problems:

  1. ¿Hay una mejor manera de abordar el problema?
  2. ¿Cuál es la forma más fácil de controlar la secuencia de adquisición, es decir, transferir los datos de ADC a SRAM? Obviamente, esto no puede ser controlado por el MCU y me gustaría evitar tener que aprender la programación de FPGA. ¿Hay soluciones ya hechas?
  3. ¿Cuál es la mejor manera de obtener los datos de la SRAM a la MCU? La interfaz paralela requeriría un alto número de pines o un convertidor en serie que conozca los ciclos de lectura de SRAM. De nuevo: ¿cuál es la mejor solución?

Muchas gracias.

    
pregunta ARF

2 respuestas

1

La gran pregunta sin respuesta es qué resolución de bits (y la cifra de ruido de implementación) necesita.

En el improbable caso de que esto se limite a alrededor de 8 bits, básicamente se está mirando un extremo frontal del osciloscopio de muestreo digital.

En el caso más probable de que desee de 14 a 16 bits, está viendo un muestreador de radio definido por software de banda ancha, aunque sin el requisito habitual de recepción continua.

Hay disponibles muchos diseños para ambos, que consisten principalmente en un ADC, un FPGA de algún tipo, potencialmente una memoria intermedia externa y una interfaz USB. Para una sola vez, sería mejor comprar que construir, a menos que la experiencia de aprendizaje de hacerlo usted mismo sea una prioridad más alta que el costo, la oportunidad y la capacidad del resultado.

Si utiliza un extremo frontal SDR, puede necesitar uno que se pueda personalizar, ya que su ancho de banda puede exceder la capacidad de transmisión continua, en lugar de la reducción normal a un ancho de banda inferior (y una resolución más alta) antes de la transmisión, puede en lugar de eso, desea hacer instantáneas periódicas a un ancho de banda completo, lo que podría requerir un cambio de código FPGA. Esto apuntaría hacia algunas de las plataformas de código abierto sobre las de propiedad, a menos que encuentre una ya hecha para el uso de ráfagas.

    
respondido por el Chris Stratton
1

Para un diseño único, tiene más sentido poner más esfuerzo en la especificación general del sistema y comprar un DSO económico para realizar la adquisición.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas