En CMOS, ¿puedo asumir que el retardo de un multiplexor es despreciable en comparación con el retardo de un inversor?

Realmente no puedes hacer tales suposiciones en general.

Si desea saber cómo se relacionan entre sí los retrasos de un determinado tipo de combinación de multiplexor / inversor, debe verificar sus hojas de datos. Lo que esperaría encontrar allí es que un solo inversor es uno de los tipos de puertas más simples, por lo que probablemente tenga el retardo más bajo, cuando se comparan dispositivos hechos con la misma tecnología. Sin embargo, la diferencia entre los dispositivos fabricados con diferentes tecnologías puede ser tan grande que normalmente la elección de la tecnología es probablemente el mayor factor decisivo para el retraso. Por ejemplo: a 25C & 5V, un 74HC04 tiene un retardo de propagación típico de 7ns, y un 74HC157 tiene 11-12ns. Disminuir el voltaje aumentaría el retraso. Al cambiar a la tecnología 74LVC y al disminuir la fuente de alimentación a 3.3V, puede obtener un 74LVC04 con un retraso típico de 2ns, o un 74LVC157A con un retraso de 2.5-2.7ns.     

Insertar un dispositivo como un mux tendrá un efecto muy significativo en su oscilador en anillo. Un mux CMOS no inversor tiene más del doble del retardo de propagación de un inversor porque el mux mismo está invirtiendo. Si desea un mux no inversor, necesita agregar otro inversor. Si utiliza un mux hecho con transistores de paso, aumentará la carga capacitiva en el inversor anterior y lo reducirá.

Conclusión: ¡no hay tal cosa como un almuerzo gratis!

¿Qué estás tratando de construir, de todos modos? ¿Un oscilador programable digitalmente?

Realmente depende de los detalles de la tecnología que estés usando y de la "demora" de la que estés hablando en el mux.

La mayoría de las implementaciones "mux" requieren 2 niveles de compuerta y, por lo tanto, su retraso podría aproximarse al doble de un inversor.

En un FPGA, un grupo de compuertas relacionadas generalmente se enrolla en un solo CLB (bloque lógico) con un retardo fijo si lo está usando como 1 compuerta o 4, y así el inversor y el MUX pueden tener el mismo retardo. (También es probable que el inversor se optimice o se enrute en otro CLB, lo que dificulta la comparación).

También es posible implementar un MUX utilizando transistores de paso, interruptores de transmisión efectiva; Esto impondría muy poco retraso en la señal, por lo que el inversor tiene un retraso mayor. (Sin embargo, la lógica de selección, activar o desactivar los transistores de paso, tendría su propio retraso, probablemente varios niveles de compuerta).

Por lo tanto, un mux implementado utilizando el interruptor analógico 74HC4066 tendría un retardo típico de 3 o 4 ns y un tiempo de encendido / apagado de 20-25 ns, para comparación con 7ns (inversor) 11-12ns (mux) de la respuesta de Laszlo .

Si su objetivo es tener algo de control sobre la velocidad de un oscilador en anillo, probablemente debería agregar alguna capacitancia y / o dispositivos limitadores de corriente conmutables (por ejemplo, un transistor largo y delgado con un transistor más grueso y más corto como un bypass configurable), y debes diseñar tu circuito en el nivel de transistor. Con frecuencia, los sintetizadores lógicos modificarán los diseños a nivel de puerta para mejorar la eficiencia, de manera que no aumentará el tiempo máximo de propagación, pero puede reducir el mínimo. Por ejemplo, una implementación directa de las puertas AND y OR sería una NAND o NOR seguida de un inversor, lo que sugiere que "(A o no B)" se realizaría como "no (A ni not B)": tres puertas , con un tiempo de propagación de 3 compuertas desde B y una propagación de dos compuertas desde A. La misma función se puede calcular con una compuerta menos, sin embargo, si la expresión se reescribe como "B ny no A". El tiempo de lo que había sido el camino más rápido no se modificará (la señal A aún fluye a través de dos puertas), pero lo que había sido el camino más lento (señal B) ahora fluirá a través de una puerta en lugar de B, por lo que será el camino más rápido.

Si bien es casi seguro que sea posible tener un oscilador en anillo cuya frecuencia se puede ajustar variando el número de etapas, y puede haber casos en los que sería el mejor enfoque para tener un oscilador en anillo de frecuencia ajustable, sugeriría que Cualquier diseño de este tipo debe especificarse de tal manera que solo tenga una posible realización. Por ejemplo, uno puede tener una compuerta NAND que alimenta una secuencia de inversores cuya entrada está cableada como un "bus" por encima de ella, y tiene transistores de paso que conectan cada inversor de número par a ese bus, organizando las cosas de modo que a lo sumo los transistores de un inversor se puede habilitar a la vez. En ese escenario, si se especificara que los elementos del circuito deben realizarse individualmente como transistores sin fusionarse, los efectos de variar la longitud de la cadena de señal probablemente sean bastante predecibles.