Dos puertas 3-AND diferentes: ¿implementación correcta?

0

Una de las preguntas en mi libro de texto ( Introducción a los sistemas informáticos ) pregunta para diseñar una puerta AND de 3 entradas. La solución dada es la siguiente:

simular este circuito : esquema creado usando CircuitLab

Si estoy leyendo esto correctamente, esta es una combinación 3-NAND – NOT. No entiendo por qué necesita la NAND, NO en lugar de simplemente crear un AND por sí mismo. Mi esquema propuesto es el siguiente:

simular este circuito

Esto parece más simple y usa menos transistores, así que supongo que hay alguna razón por la que no funcionará (¡de lo contrario sería la solución de ejemplo!). No veo ninguna posibilidad de cortocircuito: si NAND(A,B,C) , entonces NOT OUT , por lo que no habrá ruta desde la alimentación a tierra (porque tendría que pasar por OUT ). Por otro lado, creo que todo está correctamente conectado a tierra: si NAND(A,B,C) , entonces OUT debería tener una ruta a tierra a través de la que (A,B,C) sea lógicamente falsa.

¿Qué me estoy perdiendo?

    
pregunta wchargin

1 respuesta

2

El problema aquí es que estás malentendido (o no tienes la comprensión básica) de cómo funcionan los MOSFET, en particular el \ $ V_ {GS} \ $.

En un MOSFET de canal N, el voltaje de la compuerta debe aumentar una cierta cantidad por encima del pin de fuente. En un canal P, tiene que caer una cierta cantidad por debajo del pin fuente.

En su esquema, la fuente del canal N está conectada a \ $ V_ {CC} \ $ y el canal P a GND. Si el umbral es, digamos, 1.2V (un umbral de nivel lógico razonable), entonces la lógica de entrada HIGH tendría que estar al menos 1.2V por encima de \ $ V_ {CC} \ $ y la lógica LOW tendría que estar por debajo de -1.2 V.

Eso, como puedes ver, simplemente no es práctico.

    
respondido por el Majenko

Lea otras preguntas en las etiquetas