En un controlador de cmos, ¿qué controla la cantidad de corriente que puede generar o hundir? ¿Es el RDS combinado de los FET internos? Cuando intentas tirar de una línea baja, supongo que hay un voltaje almacenado en la capacitancia de la traza y la corriente que fluye a través del FET inferior y está en resistencia a gnd?
Segunda pregunta, ¿cómo hacen el control de la velocidad de giro en un búfer de E / S de cmos? ¿Hay una breve ráfaga de corriente de un disparo o algo así?
Tengo un reloj saliendo de un FPGA a 50Mhz, y por alguna razón no llega a la GND, tal vez unos pocos cientos de mV por encima. Aunque se aplana. Así que pensé que tal vez no tiene suficiente fuerza para bajar a GND antes del comienzo del próximo ciclo. Eso me hizo preguntarme cómo funciona realmente un pad de E / S CMOS real.
Debería agregar que la traza es muy larga, tal vez alrededor de un pie, pero la impedancia se controla a 50 ohmios.