cmos salen las corrientes del búfer

0

En un controlador de cmos, ¿qué controla la cantidad de corriente que puede generar o hundir? ¿Es el RDS combinado de los FET internos? Cuando intentas tirar de una línea baja, supongo que hay un voltaje almacenado en la capacitancia de la traza y la corriente que fluye a través del FET inferior y está en resistencia a gnd?

Segunda pregunta, ¿cómo hacen el control de la velocidad de giro en un búfer de E / S de cmos? ¿Hay una breve ráfaga de corriente de un disparo o algo así?

Tengo un reloj saliendo de un FPGA a 50Mhz, y por alguna razón no llega a la GND, tal vez unos pocos cientos de mV por encima. Aunque se aplana. Así que pensé que tal vez no tiene suficiente fuerza para bajar a GND antes del comienzo del próximo ciclo. Eso me hizo preguntarme cómo funciona realmente un pad de E / S CMOS real.

Debería agregar que la traza es muy larga, tal vez alrededor de un pie, pero la impedancia se controla a 50 ohmios.

    
pregunta confused

1 respuesta

2

Mientras esté por debajo del umbral lógico bajo del dispositivo final, ¿cuál es el problema? Y sí, la resistencia Rds_on del lado bajo es muy probablemente la causa de la discrepancia. El "bajo" garantizado para un sistema digital (para los sistemas de 1.8-5V en los que he trabajado) es generalmente de 0.5V-0.7V o menos. Entonces, si su señal de 50MHz va de 0.2V a 3.1V por ejemplo, aún funcionará bien. La pérdida de la salida completa de riel a riel puede ser del diseño del controlador de salida.

  

Segunda pregunta, ¿cómo hacen el control de velocidad de giro en un búfer de E / S de cmos?   ¿hay una pequeña ráfaga de corriente de un disparo o algo así?   eso?

Esta corriente de conmutación necesaria para hacer un encendido / apagado rápido en la salida generalmente proviene de los condensadores de derivación, lo que los hace extremadamente importantes cuando hay una gran cantidad de conmutación digital proveniente de un IC. Sin ellos, puede obtener un rendimiento deficiente o incluso pérdidas de tensión del IC, ya que los controladores IO están básicamente cortocircuitando el VCC en la salida para obtener la línea alta y luego conectándose a tierra a través de otro dispositivo CMOS para que la línea de salida vaya a GND . La corriente se obtiene a través de la resistencia de la etapa del controlador FET, más cualquier resistencia interna que se haya colocado entre el FET y el VCC (para la protección del dispositivo, pero esto depende de los diseñadores de IC).

    
respondido por el KyranF

Lea otras preguntas en las etiquetas