circuitos secuenciales; flip-flop con reloj

Navega tus respuestas
6

Estoy aprendiendo sobre la lógica secuencial y me pregunto sobre el comportamiento de un flip-flop SR sincronizado.

Si R = S = 0, entonces las puertas AND se evalúan como 0. En ese caso, y si las entradas recurrentes a las puertas NOR son inicialmente 0, ambas evalúan a 1. Pero luego las entradas recurrentes cambiarán la salida de las compuertas NOR a 0, lo que hará que las compuertas NOR produzcan nuevamente la salida 1, y así sucesivamente. Dada la velocidad de la electricidad, ¿no terminaría con muchas oscilaciones de la salida de este circuito en el espacio de un medio reloj? Si lo que creo que tiene sentido, ¿significa que debe evitarse este caso al inicializar el circuito?

    
pregunta Matt Munson

2 respuestas

5

Primero, personalmente me referiría al circuito que se muestra como un flip-flop con restablecimiento de configuración con habilitación, también llamado bloqueo. Reservo las palabras registro y reloj para un elemento de memoria de dos etapas activado por el borde.

La situación inestable que dibuja existe y se llama metastablility. Ocurre cuando las dos entradas del flip-flop set-rest fueron 1, y ambas cambiaron a 0 al mismo tiempo . Esto causa un período de tiempo en el que las salidas pueden mostrar un comportamiento extraño, como la oscilación o valores a mitad de camino entre 0 y 1. Finalmente, el flip-flop se establecerá en una situación estable, con una salida 1 y la otra 0. Este período metaestable es corto, pero la longitud de IIRC sigue una distribución estadística, por lo que tiene una probabilidad distinta de cero (pero muy pequeña) de extenderse a cualquier longitud dada.

Los chips del día actual generalmente son síncronos internamente, lo que evita el problema metaestable. Todavía puede ocurrir en los bordes (entradas externas), donde generalmente se elimina (con una probabilidad muy alta) con dos etapas de flip-flop en serie, donde la segunda se habilita solo después de que el período metaestable de la primera es (muy probablemente) sobre.

    
respondido por el Wouter van Ooijen
2

Escenario 1:

Supongamos que las salidas de AMBOS y las puertas son cero. Y también asumir / Q = 0. La puerta superior Nor tendrá entradas de (0,0) - > NOR (0,0) = 1 = Q. Con la salida Q siendo 1, la compuerta NOR inferior tiene entradas de (1,0) - > NOR (1,0) = 0 = / Q que definimos anteriormente.

Escenario 0: [;)]

Todavía asumamos las salidas de AMBOS y las puertas son cero. Y también asumir / Q = 1. La puerta superior Nor tendrá entradas de (0,1) - > NOR (0,1) = 0 = Q. Con la salida Q siendo 0, la compuerta NOR inferior tiene entradas de (0,0) - > NOR (0,0) = 1 = / Q que definimos anteriormente.

Por lo tanto, no existe una oscilación, y el valor se mantiene, la situación que usted describe, denominada metastabilidad, no puede existir como la describe a menos que la aplique deliberadamente afirmando tanto A & B entradas. Una de las puertas NOR ganará, simplemente debido a la variación estadística. Al encenderse, existe el mismo caso, básicamente surge en un estado desconocido. Una de esas puertas NOR será un poco más rápida que la otra.

Para resumir, lo que describe solo puede suceder en un caso muy abstracto e ideal.

    
respondido por el placeholder

Lea otras preguntas en las etiquetas

La mejor manera de alimentar más de una placa Arduino como parte de un solo proyecto ¿Cómo imprimir archivos gerber? (Mac)