Estoy buscando la hoja de datos de SAM E70 de Atmel sobre la conexión jtag. En mi investigación descubrí que para programar el dispositivo necesito 5 señales:
Pero no puedo encontrar en cómo deben conectarse las provisiones. Estoy bastante seguro de que debo retirarme con una resistencia de 10k a 15k, pero estoy buscando una referencia oficial.
Atmel no declara algo relevante
Tomado de una página web de Segger:
1 VTref Input Este es el voltaje de referencia objetivo. Se utiliza para verificar si el objetivo tiene potencia, para crear la referencia de nivel lógico para los comparadores de entrada y para controlar los niveles lógicos de salida para el objetivo. Normalmente se alimenta desde Vdd de la placa de destino y no debe tener una resistencia en serie.
2 No conectado NC Este pin no está conectado en J-Link. Está reservado para la compatibilidad con otros equipos. Conéctese a Vdd o déjelo abierto en el sistema de destino.
3 nTRST Salida JTAG Reset. Salida desde J-Link a la señal de reinicio del puerto JTAG de destino. Normalmente conectado a nTRST de la CPU de destino. Este pin normalmente se presiona ALTO en el objetivo para evitar restablecimientos no intencionales cuando no hay conexión.
5 TDI Salida de entrada de datos JTAG de la CPU de destino. Se recomienda que este pin se tire a un estado definido en el tablero de destino. Normalmente conectado a TDI de la CPU de destino.
7 entrada TMS de salida del modo JTAG de la CPU de destino. Este pin debe ser levantado en el objetivo. Normalmente conectado a TMS de la CPU de destino.
9 TCK Salida de la señal del reloj JTAG para apuntar a la CPU. Se recomienda que este pin se tire a un estado definido de la placa de destino. Normalmente conectado a TCK de la CPU de destino.
11 señal de reloj de prueba de retorno de entrada RTCK del objetivo. Algunos destinos deben sincronizar las entradas JTAG con los relojes internos. Para ayudarlo a cumplir con este requisito, puede usar un TCK devuelto y ajustado de nuevo para controlar dinámicamente la tasa de TCK. J-Link admite el reloj adaptativo, que espera que los cambios de TCK se repitan correctamente antes de realizar cambios adicionales. Conéctese a RTCK si está disponible, de lo contrario a GND.
13 TDO Ingreso de datos JTAG de entrada desde la CPU de destino. Normalmente conectado a TDO de la CPU de destino.
15 RESET E / S Señal de reinicio de la CPU de destino. Normalmente se conecta al pin RESET de la CPU de destino, que normalmente se llama "nRST", "nRESET" o "RESET".
17 DBGRQ NC Este pin no está conectado en J-Link. Está reservado para la compatibilidad con otros equipos que se utilizarán como una señal de solicitud de depuración para el sistema de destino. Normalmente está conectado a DBGRQ si está disponible, de lo contrario, se deja abierto.
19 Salida de suministro 5V-Target Este pin se puede usar para suministrar energía al hardware de destino.
Lea otras preguntas en las etiquetas jtag