Confusión sobre la operación en serie del CS4344 DAC, ¿qué es MCLK?

Depende de la frecuencia de la muestra de audio. 44.1 KHz o 48Khz (o múltiplos de estos). Por lo general, mclk está conectado a ociladores con salida digital (o circuito de reloj). Ejemplo: 22.5792 MHz para datos de 44.1kHz / 16bit I2S (los nuevos DAC utilizan la frecuencia más alta para muestrear los datos de dac y aplicar el filtrado, dependiendo del funcionamiento interno del Sigma Delta DAC - reducción de bit único / bit múltiple) y 24.576 MHz para Datos de 48kHz / 16bit I2S. Se pueden usar datos I2S de 32 bits de 192 kHz (o incluso datos de 384 kHz) para chips DAC modernos como AK4495, etc. Para poder admitir datos de 44.1 y 48kHz (y múltiplos de estos), ambos ociladores deben estar presentes y conectados a la mclk DAC entrada dependiendo de los datos de audio que desee reproducir (CD, DAT, SACD, etc.). Si usa una pc / linux / raspberry pi, se seleccionará el modo de salida aduio, por ejemplo. 48 kHz 24 bits: si se reproduce cualquier otro archivo de audio, la frecuencia de muestreo y los datos de salida generalmente se ajustan (se vuelven a muestrear y / o se rellenan con Zerofilled / truncados)