Cómo calcular la resistencia de entrada de un multiplicador

0

Estoy tratando de medir la resistencia de entrada del siguiente multiplexor:

Multiplexer

La razón por la que estoy midiendo la resistencia de entrada de este multiplexor es que tengo una señal que sale de mi fuente y cuando la señal llega a la entrada de mi multiplexor, la señal está distorsionada. Mi conjetura es que la resistencia de salida de la fuente es alta en comparación con la resistencia de entrada del multiplexor. Quiero poder medir la resistencia de entrada de mi multiplexor, pero no estoy seguro de cómo. Tengo las siguientes ideas pero no estoy seguro de cuál es la correcta:

Estoy usando un circuito push-pull para modelar mi entrada de mi multiplexor:

Aquí VDD es 3.3V y VSS es 0V. Para medir la impedancia de entrada de todo el multiplexor, probé lo siguiente:

Donde la señal de mi generador de funciones era 1.8 Vpp, onda cuadrada, y probé en frecuencias de 1 KHz a 8 MHz. Esto resultó en una disminución de la impedancia a medida que la frecuencia aumenta debido a la capacitancia de la puerta MOS. Medí V2 con respecto a tierra y V1 con respecto a tierra (V2 y V1 se midieron pico a pico). Entonces Iin = (v2-V1) / R (en este caso R = 4.7K). Entonces Rin = V1 / Iin. ¿Ahora no estoy seguro de si esta es la impedancia de entrada de mi multiplexor o no? La razón por la que no estoy seguro de esto es que también quería agregar una resistencia desplegable para bajar mi señal a tierra. Así que quise calcular la resistencia de entrada entre el suelo y la entrada. Por lo tanto, podría agregar una resistencia desplegable a la entrada del circuito.

De esta manera, esto podría ayudar a bajar mi señal a tierra (dos resistencias en paralelo de aproximadamente el mismo tamaño disminuirían la resistencia a la mitad), así que quería medir la resistencia entre la entrada y la tierra y luego quería ver qué la resistencia estaría entre la entrada y Vss (+) si tuviera que usar también una resistencia pull-up (para otra prueba). Para la resistencia de entrada entre la entrada y VDD (+) usé una configuración similar a la mencionada anteriormente, en lugar de conectar mi referencia a tierra, la conecté a VDD (+) (3.3V). No estoy seguro si esto es correcto? Luego, para la resistencia entre la entrada y la conexión a tierra, me di cuenta de que esto sería exactamente lo mismo que hice para la resistencia de entrada de todo el multiplexor (primer escenario). Por lo tanto, estoy confundido en cuanto a cómo medir la resistencia de entrada total de mi multiplexor, la resistencia de entrada vista entre mi entrada y tierra, y mi resistencia de entrada vista entre mi entrada y VDD.

    
pregunta Logan Stemp

2 respuestas

1

Un problema que probablemente esté causando la distorsión de la señal que usted describe es que las entradas lógicas siempre deben ser positivas con respecto a tierra, pero no más que la tensión de alimentación lógica, nominalmente + 5V. Las familias lógicas 74LS TTL y 74HCT CMOS no deben tener sus salidas controladas negativamente a tierra ni más positivas que la tensión de alimentación lógica. De hecho, los voltajes por encima de la tensión de alimentación o por debajo de la tierra pueden dañar los pines de entrada de los dispositivos lógicos si la impedancia de la fuente de activación es de baja impedancia.

La salida del generador de señal es probablemente bipolar, tanto positiva como negativa en relación con el suelo. La mayoría de los generadores de señales proporcionan una impedancia de salida de 50 Ohm, que es posiblemente una impedancia lo suficientemente baja como para dañar las entradas de los dispositivos lógicos LS TTL o HCT CMOS. Si su generador de señal proporciona capacidad de compensación de voltaje de salida, el ajuste de la compensación a + 1.6V y la amplitud alrededor de 3.3V pico a pico hará que la señal de salida sea compatible con las entradas LS TTL o HCTL CMOS y probablemente resuelva el problema de distorsión de la señal.

La familia de lógica 74HCT CMOS es compatible con la lógica CMOS como reemplazo directo de la lógica LS TTL. La entrada es capacitiva alrededor de unos pocos picofaradios. La H significa alta velocidad comparable o más rápida que la LS TTL, la T en la lógica CMT de HCT significa que los umbrales de conmutación de entrada y las unidades de salida son compatibles con la lógica TTL. Las entradas del dispositivo lógico HCT CMOS incluyen diodos de protección desde el suelo hasta el pin de entrada y desde el pin de entrada hasta la tensión de alimentación lógica. Esto sujeta la señal de entrada a un rango de voltaje de aproximadamente -0.6V a la tensión de alimentación lógica más 0.6v. Estos diodos conducen para proteger las entradas del dispositivo en caso de descarga estática y en realidad son más importantes cuando los dispositivos no están instalados en conjuntos de circuitos. La lógica 74HCTL moderna puede funcionar con una tensión de alimentación de 3,3 V y las entradas y salidas siguen siendo compatibles con la TTL 74LS que funciona con una tensión de alimentación de 5V. Las salidas CMOS conducen los niveles alto y bajo muy cerca de los rieles de suministro.

La lógica CMOS que no es compatible con TTL conmuta a la mitad de la tensión de alimentación. Es posible que estas entradas no cambien o que respondan de forma errática cuando se manejan desde las salidas del dispositivo lógico LSTTL.

Un esquema ad hoc común para controlar las entradas de una señal externa es utilizar un acoplamiento capacitivo a la entrada con resistencias de extracción de 220 ohmios y de extracción de 330 ohmios en el pin de entrada. Esto desvía la entrada a 3.0V, un nivel lógico alto y proporciona una impedancia de alrededor de 130 ohmios, que es cercana a la impedancia característica de los cables de par trenzado o las huellas del circuito impreso. Si desea una respuesta más simétrica a las señales de entrada o más sensibilidad a las señales pequeñas a expensas de una mayor sensibilidad al ruido, puede invertir la configuración del pull up y el pull hacia abajo para desviar el pin de entrada a aproximadamente 2.0V. De cualquier manera, esto impone un tiempo de permanencia máximo a un nivel de entrada lógico bajo desde la constante de tiempo RC del capacitor de bloqueo y las resistencias de polarización

La forma correcta de condicionar una señal de entrada a los niveles TTL es a través de un comparador de alta velocidad con una salida elevada a la tensión de alimentación lógica.

El resistor pull-up para el comparador o el sesgo pull-up plus y los resistores pull-down deben colocarse cerca de los pines de entrada del dispositivo lógico para evitar las reflexiones de la señal, que también pueden distorsionar la señal de entrada. Las entradas del comparador también deben usar una resistencia de terminación para absorber los reflejos en las entradas de señal provenientes del generador de señal. Estas resistencias deben coincidir con la impedancia característica del cable que conecta el generador de señal a los comparadores. La reflexión se produce en las transiciones de nivel de señal y puede hacer la transición tanto como el doble del voltaje de transición. Los diodos Schottky agregados a las entradas del LS TTL, los dispositivos lógicos Schottky de baja potencia, se colocan allí para amortiguar los picos de voltaje excesivo y bajo voltaje en las entradas del dispositivo causados por la falta de coincidencia de impedancia de la impedancia característica de los cables del circuito o placa de circuito rastreos a la impedancia de entrada de los dispositivos lógicos accionados.

    
respondido por el user93762
1

No le voy a decir cómo calcularlo porque la hoja de datos ofrece mejores ideas. Generalmente hay algo en la hoja de datos que da una pista como esta gráfica: -

Estegráficoleindicalacantidaddealimentaciónatravésdeuninterruptorqueestá"abierto". El valor medido / predicho se encuentra en un terminador de 50 ohmios en el "lado opuesto" de la entrada. Como se esperaba, a medida que aumenta la frecuencia, aumenta la alimentación directa.

A 10 MHz hay alrededor de -55dB de alimentación a través o en términos de voltaje, si la entrada fuera una onda sinusoidal de 1Vp-p, la salida es de 1.78 mV. Esto implica una corriente de 50 ohmios de 35.6 uA RMS y una impedancia de entrada de 28.1 kohm.

Por lo tanto, la impedancia de entrada se puede calcular pero depende de varios factores, como lo que está conectado a la salida y la capacidad de entrada. Dado que también hay que considerar las corrientes de fuga de entrada (alrededor de 1 uA), es una imagen compleja.

Si toma el escenario de 1 MHz, la atenuación es de ~ 75 dB y esto equivale a 178 uV en los 50 ohmios y una corriente de 3.56 uA RMS. Si tomas esta cifra y la figura anterior, puedes ver que en una década el feed-thru se ha reducido a una décima. Esto me dice que la fuerza dominante detrás de la transferencia de señales con fugas es capacitiva.

Entonces, tienes una impedancia de 28.1 kohm a 10 MHz y esto se traduce en una capacitancia de 0.57 pF.

Así que ahora tienes un modelo bastante razonable del pin de entrada: hay aproximadamente 0.57pF en el pin común de salida y generalmente hay 5pF a tierra. También están presentes corrientes de fuga.

    
respondido por el Andy aka

Lea otras preguntas en las etiquetas