Estaba estudiando el concepto de tubería en microarquitectura. Mi profesor me dijo que las operaciones de lectura y escritura en la memoria tardan más tiempo en ejecutarse, ya que la DRAM tiene una frecuencia máxima de 1333 MHz. Por lo tanto, cuando se ejecuta una operación de memoria de E / S, la ejecución lleva más tiempo. Esto aumenta la latencia del procesador. Otras instrucciones (recuperadas después de las instrucciones de memoria de E / S) se "retrasan". Estaba pensando en una vaga idea de por qué no podemos tener un bloque de ejecución diferente para realizar todas las operaciones de memoria. En el hardware de recuperación, una vez que sabemos que la instrucción es una instrucción mem, en lugar de ser ejecutada por la unidad de ejecución principal, podríamos tener una unidad de ejecución diferente para dichas instrucciones. ¿Podría alguien comentar sobre el pensamiento? ¿Debo proponer esta idea a mi profesor? ¡Es un poco gruñón!