Tengo 2 circuitos integrados que trabajan a 9 gbps. La salida de 1 IC es un par de CML diferencial y va como entrada a otro IC. En la disposición de PCB, si ambos IC se colocan en la capa superior (componente), un pin positivo de IC está delante del pin negativo de otro IC, por lo que las redes de pines positivos y negativos se están cruzando. ¿Cómo pueden estas redes que llevan una señal CML diferencial de 9 gbps haciendo una cruz pueden ser enrutadas? ¿Es vias una buena opción para ir a otra capa?