Me preparo para el examen de ingreso en PhD, CS Archivado. Me encontré con una pregunta anterior con las siguientes opciones (A a D de una a la cuarta línea):
La pregunta es:
si la entrada siempre tiene valores válidos (no hay entradas no válidas), la segunda línea es Verdadera, ¿Cómo puedo ayudarme a lograrlo?
Si \ $ c = 0 \ $, entonces el triestado superior es hi-Z. El estado inferior debe estar activado (\ $ a = 1 \ $) para que la salida esté bien definida, por lo que \ $ out = c = 0 \ $.
Si \ $ c = 1 \ $, entonces el estado superior de tres estados está habilitado y:
a. \ $ a = 0 \ $ para que el estado tri inferior esté desactivado y \ $ out = a \ cdot b = 0 \ $; o
segundo. \ $ a = 1 \ $ y el tri-estado superior e inferior deben tener la misma salida para que el estado sea válido, es decir, \ $ \ overline {c} = \ overline {a \ cdot b} \ $ . Dados los valores conocidos, \ $ b = 1 \ $ es obligatorio y \ $ out = 1 \ $
Esto analiza todas las combinaciones válidas posibles (basadas en las configuraciones posibles válidas de los buffers de tres estados). Podemos ver que la salida es 1 cuando \ $ a \ cdot c \ $, y 0 en caso contrario. Por lo tanto,
\ $ out = a \ cdot c \ $
Quizás esta no sea la forma más eficiente de analizarla, o la más generalizable (las tablas de verdad y luego una reducción del mapa de Karnaugh serían más generales), pero parece un mejor enfoque para comprender lo que sucede de manera intuitiva.
El punto b anterior es potencialmente peligroso en la implementación real, debido a los disparos en el caso de que \ $ a = c = 1 \ $ y \ $ b = 0 \ $.
Hay ocho estados de entrada posibles, de los cuales tres no son válidos: (a, b, c) = (0,0,0); (0,1,0); y (1,0,1). Los dos primeros dan un estado de alta impedancia en la entrada al inversor final, y el tercero genera un conflicto de 0/1 en la entrada final del inversor.
Construya la tabla de verdad y está claro que \ $ out = a.c \ $ es la respuesta correcta.
Lea otras preguntas en las etiquetas digital-logic boolean-algebra logic-gates circuit-analysis