¿Puede explicar cómo funciona el canal de dos vías de dos fases?

0

Estoy investigando en circuitos asíncronos. Llegué a esta sección del "Tutorial de diseño de circuitos asíncronos" de Jens Sparso que explica los protocolos de intercambio de información.

Se discuten cuatro protocolos:

  1. datos agrupados de 4 fases (un solo riel)
  2. datos combinados de 2 fases (un solo riel)
  3. riel dual de 4 fases
  4. carril doble de dos fases

Entiendo completamente los tres primeros protocolos. Solo me cuesta entender el protocolo de "doble carril de dos fases".

En el libro de texto hay una figura que explica cómo funciona este "riel dual bifásico" para el paquete de datos de dos bits (cada bit se representa con dos cables):

Loquenoentiendoescómoesos"00", "01", "00" y "11" se deducen de las señales.

Las etiquetas adecuadas son "circuitos asíncronos", "protocolos de protocolo de enlace". Pero no pude encontrar esas etiquetas, así que las puse a etiquetas más generales, como "diseño de circuito".

    
pregunta Ehsan

2 respuestas

1

Parece bastante claro que una transición en el carril XXX.f indica que el siguiente bit es cero, mientras que una transición en el carril XXX.t indica que el siguiente bit es uno.

El ACK rail cambia cada vez que se observa una transición en cada uno de los pares de entrada.

    
respondido por el Dave Tweed
1

Lo primero que debe saber es que la diferencia entre las arquitecturas de 2 fases y 4 fases es que la de 2 fases es solo una versión de control de conmutación de las 4 fases. El trabajo de Sutherland obtuvo un Premio Turing de la ACM en 1988, y su trabajo está flotando en la web.

El trabajo asíncrono está muy controlado por un circuito: tienes un XOR que te dice cuándo has completado porque no sabes cuándo llegará la señal. Utiliza este XOR para conducir el árbol de finalización después de llegar a tus Flip-Flops. Lo que esto significa es que todo está codificado en doble carril en todas partes. La salida XOR establece la bandera completa.

El diagrama de tiempo que tienes es realmente terrible porque asume un retraso adicional, que existe, pero es conceptualmente difícil de comprender. Como ejemplo, la línea ACK debe ir a la derecha después de que d0.f vaya a alta porque en ese punto, tanto d1.t, d1.f son cumplidos y d0.t, d0.f son complementos, por lo que XOR produce salidas de las líneas debería ser 1. Las señales están completas y el ACK debería ocurrir en ese punto.

    
respondido por el b degnan

Lea otras preguntas en las etiquetas