Estoy tratando de construir un circuito para generar sobres ADSR para usar en un sintetizador ananlog, y una parte del circuito que actúa de una manera que no puedo entender. Aquí está la parte del circuito que me está dando el problema (no todo el circuito):
(Si esto parece un circuito extraño, recuerde que esta es solo la parte que no funciona, despojada a su forma más simple).
El primer amplificador operacional está generando alrededor de 7 V DC. El voltaje de la compuerta del mosfet es 0 V. Mi problema es el siguiente: a medida que incremento la resistencia de R3, el voltaje en C1 aumenta (se acerca rápidamente a 7 V cuando R3 aumenta a algunas decenas de kiloohms), y esto solo ocurre si el mosfet está conectado (voltaje de la puerta a 0). Si quito el mosfet de mi placa de pruebas, entonces R3 no afecta el voltaje sobre C1, simplemente permanece descargado como yo quiero.
Realmente no tengo idea de por qué sucede esto. ¿Hay algo que no sé?
