La lógica de resistencia-transistor está casi muerta en estos días. De todos modos, su observación es correcta y habrá una pérdida de potencia estática allí, pero el análisis se ocupa más de los niveles de voltaje que de las corrientes.
En lógica, los transistores se tratan conceptualmente como interruptores de voltaje, no como multiplicadores de corriente.
Para permitir que el diseñador realice un seguimiento mental de una gran cantidad de lógica, tiende a trabajar con bloques correspondientes a puertas lógicas, no con transistores y resistencias individuales. R5 es, junto con R3, R4, Q2 y Q3, parte de una compuerta AND. R6 es parte de una compuerta OR junto con R7, R8, Q4 y Q5. Nadie se molestó en realizar la optimización de los valores de los componentes en las etapas adyacentes; la única consideración dada a los valores de la resistencia será hacer que la impedancia de entrada sea mucho mayor que la impedancia de salida de la etapa anterior, ya sea que se necesite o no.
Al usar bloques de circuitos a nivel de puerta, el diseñador solo tiene que verificar que cada puerta funcione correctamente para los distintos voltajes de entrada locales. Si intenta optimizar todo el circuito, se podrían lograr importantes ahorros de energía estática, pero las corrientes de carga pueden depender de señales adicionales y la complejidad del análisis aumenta exponencialmente.
Las familias lógicas TTL y CMOS mejoran considerablemente el comportamiento que le causa preocupación, ya que el desplegable también se construye con un transistor y puede abrirse cuando no es necesario, lo que minimiza el desperdicio de corriente.
