Recientemente he encontrado dificultades para controlar el espacio entre Polygon y Trace / track al verter una capa en uno de nuestros PCB. Descubrí que la autorización es mucho más pequeña de lo habitual. Revisé las reglas de diseño del espacio eléctrico y todas las desactivé para verificar que este problema no provenía de las reglas de diseño, pero aún así.
¿Alguna idea de dónde se pueden establecer esas configuraciones persistentes?
A menos que las cosas hayan cambiado recientemente, las reglas de diseño de autorización lo establecen. No tengo idea de lo que sucede si no hay una regla de autorización aplicable, pero no me sorprendería si elige usar una autorización muy pequeña.
Por lo general, establezco una regla de espacio específico para los polígonos (use "inpolygon" en la consulta para uno de los objetos) para obtener el espacio libre que quiero alrededor de los polígonos, a menudo un poco más alto de lo que uso como regla de espacio regular.
Lea otras preguntas en las etiquetas pcb-design altium