De las especificaciones proporcionadas en la pregunta, usted sabe que Q6 & Q5 tiene una corriente de drenaje de 1 mA. Anteriormente, ha demostrado que este circuito se comporta como un espejo de corriente de 1 a 1. Por lo tanto, Q {1,2,3,4} también operan a una corriente de drenaje de 1 mA. Dado que todos tienen la misma geometría, todos operan con el mismo voltaje de sobremarcha.
La corriente de un NMOS en saturación es,
$$ Id = \ dfrac {k_n '} {2} \ dfrac {W} {L} \ left (V_ {gs} - V_t \ right) ^ 2 $$
El voltaje de sobremarcha es,
$$ V_ {ov} = V_ {gs} - V_t $$
Reorganizar y resolver para el \ $ V_ {ov} \ $,
$$ V_ {ov} = \ sqrt {\ dfrac {2 (1 \ textrm {mA})} {8 \ textrm {mA / V $ ^ 2 $}}} = 500 \ textrm {mV} $$
La saturación de un NMOS se logra cuando el voltaje de drenaje de la puerta es menor que el voltaje de umbral \ $ V_t \ $, es decir, \ $ V_ {gd} < V_t \ $. Esto también es equivalente a afirmar,
$$ V_ {gd} = V_ {gs} -V_ {ds} $$
$$ V_ {ds} > V_ {gs} - V_t $$
$$ V_ {ds} > V_ {ov} $$
Para su pregunta, Q3 & Q2 ambos requieren, como mínimo, 1 \ $ V_ {ov} \ $ para \ $ V_ {ds} \ $. Q1 requiere la misma \ $ V_ {ov} \ $ como Q4 para una operación de 1 mA, que es Vgs = 1 V. Por lo tanto, el cumplimiento de salida mínimo es la suma de cada mínimo \ $ V_ {ds} \ $ as,
$$ V_ {o, min} = 0.5 + 0.5 + 1 = 2 \ textrm {V} $$
La resistencia de carga máxima permitida vinculada a Vdd es una que reduce la salida a su cumplimiento mínimo.
$$ R_ {L, max} = \ dfrac {5-2} {0.001} = 3 \ textrm {k} \ Omega $$