El método para obtener un flip-flop D síncrono con tres entradas, D, CLK y restablecer [duplicar]

Simplemente tome un CD4013, o cualquier serie con la que esté trabajando, y tire del pin set hacia abajo.

De: Hoja de datos de TI

Editar: También de la hoja de datos:

  

Un nivel alto en las entradas SET o RESET establece o restablece las salidas, independientemente de los niveles de las otras entradas. Cuando SET y RESET están inactivos (bajos), los datos en la entrada de datos (D) que cumplen con los requisitos de tiempo de configuración se transfieren a las salidas en el borde positivo del pulso de reloj. La activación del reloj se produce a un nivel de voltaje y no está relacionada directamente con el tiempo de subida del pulso del reloj. Tras el intervalo de tiempo de espera, los datos en la entrada D se pueden cambiar sin afectar los niveles en las salidas. La resistencia y el condensador en el pin RESET son opcionales. Si no se usan, el pin RESTABLECER y CONFIGURAR debe estar conectado directamente a tierra para estar inactivo.

Lo que estás pidiendo se llama reinicio sincrónico, y que yo sepa, ningún simple flip-flops lo hará. Si está utilizando una fuente de alimentación en el rango de 2 a 6 voltios, y está dispuesto a usar un paquete DIP de 16 pines completo para una línea lógica, puede usar parte de un 74HC162 o 74HC163.

^{simular este circuito : esquema creado usando CircuitLab}

Tenga en cuenta que el circuito se reiniciará si llega un borde positivo mientras la línea de reinicio está baja. Si la línea de restablecimiento es alta cuando se produce un borde del reloj, se transferirá DIN a DOUT y se mantendrá hasta el siguiente reloj.

Si tiene varias líneas que desea guardar usando el mismo reloj, pero solo un reinicio que las afecta a todas al mismo tiempo, puede usar las entradas no utilizadas (PB, PC y PD) que he vinculado. juntos y conectados a tierra aquí.

He mostrado la fuente de alimentación como 5 voltios, pero si busca la hoja de datos verá que puede manejar un rango de 2 voltios a 6 voltios, lo que esté usando para el resto de su lógica. La velocidad se verá afectada. De nuevo, lee la hoja de datos.

Le sugiero que busque la hoja de datos del 74HC163 y busque la explicación que proporciona.

^{simular este circuito : esquema creado usando CircuitLab}