La descarga de MOSFET de carga electrónica a la corriente de origen aumenta repentinamente

1) Este es el 'voltaje de umbral de la fuente de la puerta', ampliamente equivalente al Vbe de 0.7v en bipolares.

2) Si está construyendo una carga electrónica, y la "corriente controlada" (o su alcance) es una ley de control aceptable para su aplicación, entonces puede agregar una resistencia de potencia con baja resistencia en serie con el terminal fuente.

^{simular este circuito : esquema creado usando CircuitLab}

A medida que los Ids aumentan, también lo hará la caída de voltaje en la resistencia de la fuente, aplicando retroalimentación negativa al voltaje de compuerta suministrado, y así estabilizando la corriente. La resistencia necesitará una potencia nominal suficiente para tolerar su corriente máxima.

Con (por ejemplo) 1 \ $ \ Omega \ $ en serie con su terminal fuente de su FET de ejemplo, la tensión / corriente sería aproximadamente

Vgate - Ids

3v - 0A
3.6V - 0.2A
4.3V - 0.5A
4.7V - 0.7A
7.1V - 3A

Como puede ver, el voltaje a través de la resistencia de la fuente se agrega al voltaje de entrada, linealizando el voltaje de la puerta a la ley de control de Ids. Tenga en cuenta que esto es Vgate con respecto a tierra, no Vgs.

Como la tensión del umbral varía de una parte a otra, con la temperatura y con Vds, esto no es una ley de control de Vg- > Ids controlada con precisión, pero es suficiente para controlarla. Si desea una fuente de corriente precisa, puede conducir la compuerta con un amplificador operacional, detectando el voltaje en R1 y comparándolo con un voltaje de control.

ADVERTENCIA Es un hecho poco apreciado que los FET no son buenos transistores de potencia lineal, están diseñados para cambiar de aplicación. Un FET se realiza con varias celdas conectadas en paralelo, que cuando están totalmente compartidas comparten bien la corriente (su resistencia tiene un tempco positivo), pero cuando se activan (como en una carga actual como esta) no se comparten bien (sus Vgs tienen un tempco negativo).

Esto limita la disipación de potencia lineal muy por debajo de lo que cabría esperar. Usted dice en el OP que 'esto está dentro de los valores de potencia máxima del MOSFET'. ¿De dónde sacaste esta figura? Mire el gráfico SOA (fig. 8 en la nota de Vishay ) y observe que no tiene una curva para tiempos > 10mS. Si desea extrapolar este gráfico hacia DC y estimar cuál sería la potencia en 1 segundo o 1 minuto, entonces está bajo su responsabilidad. Podría intentar interpretar que la Fig. 11 le dice algo sobre las constantes de tiempo térmicas, pero si son las constantes de tiempo relevantes ...

Tienes varias opciones
1) Estime una potencia máxima baja para los IRF640, manténgalos bien disipados, y espere que no fallen. 2) Utilice un FET de 'calificación lineal', difícil de encontrar y costoso
3) Use un transistor bipolar Darlington de potencia, clasificaciones de potencia similares pero especificadas para el trabajo (tienen una línea 'DC' en su gráfico SOA), y una unidad base razonable, incluso si no es cero como un FET.

En su aplicación, aumente el tamaño de su resistencia de drenaje R3 para disipar toda la potencia a la corriente máxima, esto minimizará la disipación en sus FET.

Como está usando varios FET, y esto es solo un ejercicio de carga del panel solar, puede considerar separar los FET, darles a cada uno una resistencia de drenaje diferente, y encenderlos y apagarlos para hacer un DAC de potencia muy crudo. Solo le daría 8 configuraciones de resistencia para 3 bits de control, y obviamente la corriente variaría con el voltaje aplicado, pero puede ser suficiente para su aplicación, y no debería preocuparse por la calificación de potencia FET, o incluso necesitar un disipador térmico. ellos mucho.

No hay nada mágico en el poder darlington BJT; es incluso más propenso a la fuga térmica que el MOSFET de potencia.

Dado que la calefacción es la región del colector de bases, solo 1micro por debajo de la región de la base del emisor, la constante de tiempo fuera de control es de aproximadamente 11.4 nanosegundos. (11.4 nS es la tau térmica de 1 micra cúbica de silicio). Con un Vbe fijo y un Vbe reductor interno de -2,2 milivoltios / grados centígrados, multiplicado por 1 amp * 5 voltios (algunos números de potencia), multiplicado por 10 grados centígrados / vatio, multiplicado por 4 milivoltios por 10% de delta Ie (o Ic), perturbar estos números (el 4milliVolts es nuestra perturbación).

Si una perturbación de 4 milivoltios produce una salida de más de 4 mV, tiene una caja térmicamente inestable (ganancia > +1).

¿Qué tenemos aquí? 4mV = > 10% deltaI = > 0.1 amp deltaI. DeltaPower es de 5 voltios * 0.1amp, o 0.5 vatios. El deltaTemp es de 0.5 vatios * 10 degreeCent = 5 degreeCent. Y conociendo -2.2 milivoltios / grado Centavo, aumentamos en 5, para obtener 11 milivoltios.

Desde 11mV > 4mV, serías totalmente inestable.

Los FETS tienen matemáticas similares, usando números diferentes.

Acaba de demostrar un fenómeno conocido como pista térmica . El tempco de Vgs es negativo , su valor específico varía de un dispositivo a otro en comparación con los aproximadamente -2mV / degC de un bjt. Sin embargo, a medida que su feto se calienta, su Vt disminuye y, como resultado, se enciende con más fuerza. El proceso se repite y se repite hasta que se está acumulando una corriente significativa.

Se trata del voltaje de umbral de fuente-fuente del MOSFET, \ $ V_ {gs-th} \ $. Abra la hoja de datos, bajo "ESPECIFICACIONES" en la p.2, verá un parámetro llamado "Voltaje de umbral de fuente-fuente". Sin embargo, tiene un valor máximo de 4V.

Para voltajes de fuente de compuerta inferiores al umbral, MOSFET no se enciende completamente.

Si desea voltajes de umbral más bajos, use MOSFET con "Puertas de nivel lógico". Son perfectos para conducir desde MCUs. IR L 640 es el nivel lógico equivalente a tu MOSFET.