probé el qué es esta puerta, pero no creo que parezca que pasa una impedancia alta o alta en un reloj positivo dependiendo de la entrada y una impedancia alta o cero en un reloj negativo
no puedo entender su tipo ni pasar la realización del transistor
Este circuito tiene 2 entradas binarias, por lo que solo 4 estados de entrada posibles. Eso es un número suficientemente pequeño de estados para comenzar resolviéndolos de manera exhaustiva, como usando una tabla de verdad.
Comience con eso y vea lo que obtiene, luego informe de nuevo.
Es bueno que hayas notado que a veces el resultado es una alta impedancia. Ahora piensa lo que eso significa para el nodo interno. Debido a la capacitancia, el nodo interno permanecerá como se accionó por última vez, al menos por un tiempo.
También tenga en cuenta que esto es realmente dos puertas idénticas en serie, solo que cada una se presenta con la polaridad opuesta de CLK. Esto debería ser una pista que está buscando algún tipo de comportamiento de latch o flip-flop.
Analice lo que sucede con las cuatro combinaciones posibles de entrada alto y bajo, y subiendo y bajando edge del reloj.
En otras palabras, reduzca el esquema a símbolos lógicos y vuelva a dibujar.
Considérelo como una máquina de estados finitos (FSM) con 2 entradas con 4 combinaciones y 2 transiciones o bordes de cada entrada con salidas (0,1, sin cambios)
Luego, cambie el esquema de un interruptor de transistor a TG y compare los conteos de Q's.
Se simplifica a un circuito lógico común y te enseña cómo se hacen realmente.
Aquí hay otra sugerencia: ¿en qué se diferencia el siguiente circuito del dado?
Tenga en cuenta que ambas versiones son ejemplos de lógica dinámica; un análisis puramente estático no te dirá mucho.
Lea otras preguntas en las etiquetas transistors digital-logic cmos vlsi